利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

59 条记录 (耗时 0.022 秒)

    半導體晶片
    2.
    发明专利
    半導體晶片 审中-公开
    半导体芯片

    公开(公告)号：TW201820190A

    公开(公告)日：2018-06-01

    申请号：TW107106380

    申请日：2008-03-05

    申请人： 美商泰拉創新股份有限公司 ,  TELA INNOVATIONS, INC.

    发明人： 史麥林麥克 C ,  SMAYLING,MICHAEL C. ,  貝克史考特 T ,  BECKER,SCOTT T.

    IPC分类号： G06F17/50

    摘要： 揭露一種用以定義於積體電路設計中所使用之多重圖形化元件佈局之方法。用於元件層次之佈局係按照動態陣列結構加以定義，以期包括若干佈局特徵部。此若干佈局特徵部係線形且具有共同位向的。元件層次之佈局係分割成元件層次用之若干次佈局。於佈局中的此若干佈局特徵部中之每一個，係分配至此若干次佈局中之任一個。又，佈局係以使每一次佈局均可獨立製作的方式加以分割。元件層次用之次佈局係儲存於電腦可讀媒體上。

    简体摘要： 揭露一种用以定义于集成电路设计中所使用之多重图形化组件布局之方法。用于组件层次之布局系按照动态数组结构加以定义，以期包括若干布局特征部。此若干布局特征部系线形且具有共同位向的。组件层次之布局系分割成组件层次用之若干次布局。于布局中的此若干布局特征部中之每一个，系分配至此若干次布局中之任一个。又，布局系以使每一次布局均可独立制作的方式加以分割。组件层次用之次布局系存储于电脑可读媒体上。

    施行動態陣列結構之半導體晶片及其製造方法
    3.
    发明专利
    施行動態陣列結構之半導體晶片及其製造方法 审中-公开
    施行动态数组结构之半导体芯片及其制造方法

    公开(公告)号：TW201721836A

    公开(公告)日：2017-06-16

    申请号：TW106110932

    申请日：2007-03-09

    申请人： 泰拉創新股份有限公司 ,  TELA INNOVATIONS, INC.

    发明人： 貝克史考特 T ,  BECKER,SCOTT T. ,  史麥林麥克C ,  SMAYLING,MICHAEL C.

    IPC分类号： H01L27/04 ,  G06F17/50

    摘要： 一種半導體裝置，包含基板及若干經定義於基板內之擴散區，該擴散區係藉由基板之非主動區而彼此分離。該半導體裝置包含若干經定義成以單一共同方向在基板上方延伸之線形閘極軌道，各線形閘極軌道係藉由一或更多線形閘極片段加以定義。將在基板之擴散區及非主動區兩者上方延伸之每一線形閘極軌道，定義成可使線形閘極軌道內之相鄰線形閘極片段的端部之間的分隔距離最小化，同時確保相鄰線形閘極片段之間的適當電隔離。

    简体摘要： 一种半导体设备，包含基板及若干经定义于基板内之扩散区，该扩散区系借由基板之非主动区而彼此分离。该半导体设备包含若干经定义成以单一共同方向在基板上方延伸之线形闸极轨道，各线形闸极轨道系借由一或更多线形闸极片段加以定义。将在基板之扩散区及非主动区两者上方延伸之每一线形闸极轨道，定义成可使线形闸极轨道内之相邻线形闸极片段的端部之间的分隔距离最小化，同时确保相邻线形闸极片段之间的适当电隔离。

    動態陣列結構
    6.
    发明专利
    動態陣列結構 审中-公开
    动态数组结构

    公开(公告)号：TW201507103A

    公开(公告)日：2015-02-16

    申请号：TW103137488

    申请日：2007-03-09

    申请人： 泰拉創新股份有限公司 ,  TELA INNOVATIONS, INC.

    发明人： 貝克 史考特T ,  BECKER, SCOTT T. ,  史麥林 麥克C ,  SMAYLING, MICHAEL C.

    IPC分类号： H01L27/04 ,  G06F17/50

    摘要： 一種半導體裝置，包含基板及若干經定義於基板內之擴散區，該擴散區係藉由基板之非主動區而彼此分離。該半導體裝置包含若干經定義成以單一共同方向在基板上方延伸之線形閘極軌道，各線形閘極軌道係藉由一或更多線形閘極片段加以定義。將在基板之擴散區及非主動區兩者上方延伸之每一線形閘極軌道，定義成可使線形閘極軌道內之相鄰線形閘極片段的端部之間的分隔距離最小化，同時確保相鄰線形閘極片段之間的適當電隔離。

    简体摘要： 一种半导体设备，包含基板及若干经定义于基板内之扩散区，该扩散区系借由基板之非主动区而彼此分离。该半导体设备包含若干经定义成以单一共同方向在基板上方延伸之线形闸极轨道，各线形闸极轨道系借由一或更多线形闸极片段加以定义。将在基板之扩散区及非主动区两者上方延伸之每一线形闸极轨道，定义成可使线形闸极轨道内之相邻线形闸极片段的端部之间的分隔距离最小化，同时确保相邻线形闸极片段之间的适当电隔离。

    多重圖形化用之佈局定義、元件庫產生、及積體電路設計之方法和光罩組
    7.
    发明专利
    多重圖形化用之佈局定義、元件庫產生、及積體電路設計之方法和光罩組 审中-公开
    多重图形化用之布局定义、组件库产生、及集成电路设计之方法和光罩组

    公开(公告)号：TW201433934A

    公开(公告)日：2014-09-01

    申请号：TW103117192

    申请日：2008-03-05

    申请人： 泰拉創新股份有限公司 ,  TELA INNOVATIONS, INC.

    发明人： 史麥林 麥克C ,  SMAYLING, MICHAEL C. ,  貝克 史考特T ,  BECKER, SCOTT T.

    IPC分类号： G06F17/50

    摘要： 揭露一種用以定義於積體電路設計中所使用之多重圖形化元件佈局之方法。用於元件層次之佈局係按照動態陣列結構加以定義，以期包括若干佈局特徵部。此若干佈局特徵部係線形且具有共同位向的。元件層次之佈局係分割成元件層次用之若干次佈局。於佈局中的此若干佈局特徵部中之每一個，係分配至此若干次佈局中之任一個。又，佈局係以使每一次佈局均可獨立製作的方式加以分割。元件層次用之次佈局係儲存於電腦可讀媒體上。

    简体摘要： 揭露一种用以定义于集成电路设计中所使用之多重图形化组件布局之方法。用于组件层次之布局系按照动态数组结构加以定义，以期包括若干布局特征部。此若干布局特征部系线形且具有共同位向的。组件层次之布局系分割成组件层次用之若干次布局。于布局中的此若干布局特征部中之每一个，系分配至此若干次布局中之任一个。又，布局系以使每一次布局均可独立制作的方式加以分割。组件层次用之次布局系存储于电脑可读媒体上。

    積體電路中採用之自對準局部互連線用之方法、結構與設計
    9.
    发明专利
    積體電路中採用之自對準局部互連線用之方法、結構與設計 审中-公开
    集成电路中采用之自对准局部互连接用之方法、结构与设计

    公开(公告)号：TW201814835A

    公开(公告)日：2018-04-16

    申请号：TW106145373

    申请日：2008-10-24

    申请人： 美商泰拉創新股份有限公司 ,  TELA INNOVATIONS, INC.

    发明人： 史麥林麥克 C ,  SMAYLING,MICHAEL C. ,  貝克史考特 T ,  BECKER,SCOTT T.

    IPC分类号： H01L21/768 ,  H01L21/8232

    CPC分类号： H01L27/092 ,  G03F1/14 ,  G06F17/5077 ,  H01L21/28518 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823475 ,  H01L21/823828 ,  H01L21/823871 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/105 ,  H01L2924/0002 ,  H01L2924/00

    摘要： 提供自對準局部互連線的方法、結構與設計。此方法包括於一基板中設計不同擴散區。複數個閘極中的若干個係設計為有效閘極，而複數個閘極中的若干個係設計為於隔絕區上形成。此方法包括沿著相同方向以規則且重複的排列方式設計複數個閘極，且此複數個閘極中的每一個係設計為具有介電間隔部。此方法也包括於複數個閘極之間或毗鄰複數個閘極而設計一局部互連層。此局部互連層有導電性且設置於基板上以允許與有效閘極之若干擴散區的電性接觸或互連。藉由此複數個閘極的介電間隔部而使此局部互連層自我對準。

    简体摘要： 提供自对准局部互连接的方法、结构与设计。此方法包括于一基板中设计不同扩散区。复数个闸极中的若干个系设计为有效闸极，而复数个闸极中的若干个系设计为于隔绝区上形成。此方法包括沿着相同方向以守则且重复的排列方式设计复数个闸极，且此复数个闸极中的每一个系设计为具有介电间隔部。此方法也包括于复数个闸极之间或毗邻复数个闸极而设计一局部互连层。此局部互连层有导电性且设置于基板上以允许与有效闸极之若干扩散区的电性接触或互连。借由此复数个闸极的介电间隔部而使此局部互连层自我对准。