-
公开(公告)号：TWI470413B
公开(公告)日：2015-01-21
申请号：TW100148033
申请日：2011-12-22
Applicant: 英特爾股份有限公司 , INTEL CORPORATION
Inventor： 巴拉蘇伯馬尼亞 斯里肯斯 , BALASUBRAMANIAN, SRIKANTH , 湯瑪斯 特索爾 , THOMAS, TESSIL , 斯里馬利 薩堤許 , SHRIMALI, SATISH , 加尼森 巴斯卡倫 , GANESAN, BASKARAN
CPC classification number: G06F1/3293 , G06F1/3206 , G06F1/3237 , G06F1/324 , Y02D10/128 , Y02D50/20
-
公开(公告)号：TW201319933A
公开(公告)日：2013-05-16
申请号：TW101122084
申请日：2012-06-20
Applicant: 英特爾股份有限公司 , INTEL CORPORATION
Inventor： 柏恩斯 詹姆士 , BURNS, JAMES , 加尼森 巴斯卡倫 , GANESAN, BASKARAN , 芬格 羅素 , FENGER, RUSSELL J. , 伯德斯 迪瓦得塔 , BODAS, DEVADATTA V. , 艾楊格 桑達拉 , IYENGAR, SUNDARAVARATHAN R. , 尼爾森 法拉納克 , NELSON, FERANAK , 波威爾二世 約翰 , POWELL, JR., JOHN M. , 蘇庫瑪 蘇瑞許 , SUGUMAR, SURESH
CPC classification number: G06F1/3287 , G06F1/26 , G06F1/329 , G06F9/5094 , Y02D10/22 , Y02D10/24
Abstract: 在一實施例中，處理器具有多核心以執行線程。該處理器進一步包括電力控制邏輯以依據閾值與儲存核心電力計數及識別至少一該線程之渦輪加速模式要求之執行組合的計數器值之間比較，使進入渦輪加速模式。如此一來，可以提供用於高電源效率之該處理器的利用位準進入渦輪加速模式。亦說明及主張其他實施例。
Abstract in simplified Chinese: 在一实施例中，处理器具有多内核以运行线程。该处理器进一步包括电力控制逻辑以依据阈值与存储内核电力计数及识别至少一该线程之涡轮加速模式要求之运行组合的计数器值之间比较，使进入涡轮加速模式。如此一来，可以提供用于高电源效率之该处理器的利用位准进入涡轮加速模式。亦说明及主张其他实施例。
-
公开(公告)号：TWI540503B
公开(公告)日：2016-07-01
申请号：TW103129869
申请日：2012-06-20
Applicant: 英特爾股份有限公司 , INTEL CORPORATION
Inventor： 柏恩斯 詹姆士 , BURNS, JAMES , 加尼森 巴斯卡倫 , GANESAN, BASKARAN , 芬格 羅素 , FENGER, RUSSELL J. , 伯德斯 迪瓦得塔 , BODAS, DEVADATTA V. , 艾楊格 桑達拉 , IYENGAR, SUNDARAVARATHAN R. , 尼爾森 法拉納克 , NELSON, FERANAK , 波威爾二世 約翰 , POWELL, JR., JOHN M. , 蘇庫瑪 蘇瑞許 , SUGUMAR, SURESH
CPC classification number: G06F1/3287 , G06F1/26 , G06F1/329 , G06F9/5094 , Y02D10/22 , Y02D10/24
-
Patent Agency Ranking
公开(公告)号：TW201447752A
公开(公告)日：2014-12-16
申请号：TW103129869
申请日：2012-06-20
Applicant: 英特爾股份有限公司 , INTEL CORPORATION
Inventor： 柏恩斯 詹姆士 , BURNS, JAMES , 加尼森 巴斯卡倫 , GANESAN, BASKARAN , 芬格 羅素 , FENGER, RUSSELL J. , 伯德斯 迪瓦得塔 , BODAS, DEVADATTA V. , 艾楊格 桑達拉 , IYENGAR, SUNDARAVARATHAN R. , 尼爾森 法拉納克 , NELSON, FERANAK , 波威爾二世 約翰 , POWELL, JR., JOHN M. , 蘇庫瑪 蘇瑞許 , SUGUMAR, SURESH
CPC classification number: G06F1/3287 , G06F1/26 , G06F1/329 , G06F9/5094 , Y02D10/22 , Y02D10/24
Abstract: 在一實施例中，處理器具有多核心以執行線程。該處理器進一步包括電力控制邏輯以依據閾值與儲存核心電力計數及識別至少一該線程之渦輪加速模式要求之執行組合的計數器值之間比較，使進入渦輪加速模式。如此一來，可以提供用於高電源效率之該處理器的利用位準進入渦輪加速模式。亦說明及主張其他實施例。
Abstract in simplified Chinese: 在一实施例中，处理器具有多内核以运行线程。该处理器进一步包括电力控制逻辑以依据阈值与存储内核电力计数及识别至少一该线程之涡轮加速模式要求之运行组合的计数器值之间比较，使进入涡轮加速模式。如此一来，可以提供用于高电源效率之该处理器的利用位准进入涡轮加速模式。亦说明及主张其他实施例。
-
公开(公告)号：TWI451242B
公开(公告)日：2014-09-01
申请号：TW100122007
申请日：2011-06-23
Applicant: 英特爾股份有限公司 , INTEL CORPORATION
Inventor： 雷格瑞珍 莎努納森 , RANGARAJAN, THANUNATHAN , 加尼森 巴斯卡倫 , GANESAN, BASKARAN , 巴塔查亞 比納塔 , BHATTACHARYYA, BINATA
CPC classification number: G06F11/1666 , G06F11/1658 , G06F11/20 , G06F12/0813 , G06F12/0846 , G06F12/0864
-
公开(公告)号：TWI455022B
公开(公告)日：2014-10-01
申请号：TW101122084
申请日：2012-06-20
Applicant: 英特爾股份有限公司 , INTEL CORPORATION
Inventor： 柏恩斯 詹姆士 , BURNS, JAMES , 加尼森 巴斯卡倫 , GANESAN, BASKARAN , 芬格 羅素 , FENGER, RUSSELL J. , 伯德斯 迪瓦得塔 , BODAS, DEVADATTA V. , 艾楊格 桑達拉 , IYENGAR, SUNDARAVARATHAN R. , 尼爾森 法拉納克 , NELSON, FERANAK , 波威爾二世 約翰 , POWELL, JR., JOHN M. , 蘇庫瑪 蘇瑞許 , SUGUMAR, SURESH
CPC classification number: G06F1/3287 , G06F1/26 , G06F1/329 , G06F9/5094 , Y02D10/22 , Y02D10/24
-
7.发明专利減少處理器之非核心電路的功率消耗 REDUCING POWER CONSUMPTION OF UNCORE CIRCUITRY OF A PROCESSOR 审中-公开减少处理器之非内核电路的功率消耗 REDUCING POWER CONSUMPTION OF UNCORE CIRCUITRY OF A PROCESSOR
公开(公告)号：TW201248389A
公开(公告)日：2012-12-01
申请号：TW100148033
申请日：2011-12-22
Applicant: 英特爾股份有限公司
Inventor： 巴拉蘇伯馬尼亞 斯里肯斯 , 湯瑪斯 特索爾 , 斯里馬利 薩堤許 , 加尼森 巴斯卡倫
IPC: G06F
CPC classification number: G06F1/3293 , G06F1/3206 , G06F1/3237 , G06F1/324 , Y02D10/128 , Y02D50/20
Abstract: 在一實施例中,多核心處理器包括多個核心及一非核心,其中該非核心包括各種邏輯單元,包括快取記憶體、路由器、以及功率控制單元(PCU)。當該多核心處理器係在低功率狀態中時,該PCU可時脈閘控該等邏輯單元之至少一者以及該快取記憶體,以因此降低動態功率消耗。
Abstract in simplified Chinese: 在一实施例中,多内核处理器包括多个内核及一非内核,其中该非内核包括各种逻辑单元,包括高速缓存、路由器、以及功率控制单元(PCU)。当该多内核处理器系在低功率状态中时,该PCU可时脉闸控该等逻辑单元之至少一者以及该高速缓存,以因此降低动态功率消耗。
-
8.发明专利具有分散式快取記憶體之多處理器系統的容錯 FAULT TOLERANCE OF MULTI-PROCESSOR SYSTEM WITH DISTRIBUTED CACHE 失效具有分佈式高速缓存之多处理器系统的容错 FAULT TOLERANCE OF MULTI-PROCESSOR SYSTEM WITH DISTRIBUTED CACHE
公开(公告)号：TW201216047A
公开(公告)日：2012-04-16
申请号：TW100122007
申请日：2011-06-23
Applicant: 英特爾股份有限公司
IPC: G06F
CPC classification number: G06F11/1666 , G06F11/1658 , G06F11/20 , G06F12/0813 , G06F12/0846 , G06F12/0864
Abstract: 揭示一種半導體晶片，其具有用於分散式快取記憶體的各別的複數快取記憶體片之不同的複數快取記憶體代理器邏輯電路。半導體晶片又包含雜湊引擎邏輯電路，雜湊引擎邏輯電路包括：雜湊邏輯電路，根據位址以決定複數快取記憶體片中特定之一是否要接收具有位址的請求；以及，第一輸入，用以接收用於特定快取記憶體片的故障事件通知。半導體晶片也包含第一電路，以指定位址給複數快取記憶體片中的另一快取記憶體片，以回應通知。
Abstract in simplified Chinese: 揭示一种半导体芯片，其具有用于分佈式高速缓存的各别的复数高速缓存片之不同的复数高速缓存代理器逻辑电路。半导体芯片又包含散列发动机逻辑电路，散列发动机逻辑电路包括：散列逻辑电路，根据位址以决定复数高速缓存片中特定之一是否要接收具有位址的请求；以及，第一输入，用以接收用于特定高速缓存片的故障事件通知。半导体芯片也包含第一电路，以指定位址给复数高速缓存片中的另一高速缓存片，以回应通知。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.013 seconds)
