利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

4 条记录 (耗时 0.013 秒)

    互補金氧半導體之抗鎖定 CMOS LATCH-UP IMMUNITY
    3.
    发明专利
    互補金氧半導體之抗鎖定 CMOS LATCH-UP IMMUNITY 审中-公开
    互补金属氧化物半导体之抗锁定 CMOS LATCH-UP IMMUNITY

    公开(公告)号：TW201027712A

    公开(公告)日：2010-07-16

    申请号：TW098135836

    申请日：2009-10-22

    申请人： 飛思卡爾半導體公司

    发明人： 茲托尼 莫倪斯 ,  帕里斯 派翠斯M

    IPC分类号： H01L

    CPC分类号： H01L27/0921 ,  H01L21/823878

    摘要： 本發明係關於藉由使用一結構(40、40'、80)而改良之CMOS裝置(20、20')之鎖定,該結構具有介於N通道裝置(44)與P通道裝置(45)之間的電性耦合但浮動之摻雜區域(64、64';65、65')。該等摻雜區域(64、64';65、65')宜位於實質上平行於該等裝置(44、45)之源極-汲極區域(422、423;432、433),該等裝置介於該等源極-汲極區域(422、423;432、433)所處之該P井區域(42)與該N井區域(43)之間。一第一(「N條」(N BAR))摻雜區域(64、64')與該P井(42)形成一PN接面(512),從而與在該P井(42)內的一源極/汲極區域(423)隔開,且一第二(「P條」(P BAR))摻雜區域(55、55')與該N井(43)形成一PN接面(513),從而與在該N井(43)內的一源極/汲極區域(433)隔開。一另一NP接面(511)位於該N條區域(64)與P條區域(65)之間。該N條區域(64)與該P條區域(65)較佳藉由一低電阻金屬導體(62)歐姆耦合,且或者相對於該裝置或電路參考電位(例如Vss、Vdd)浮動。

    简体摘要： 本发明系关于借由使用一结构(40、40'、80)而改良之CMOS设备(20、20')之锁定,该结构具有介于N信道设备(44)与P信道设备(45)之间的电性耦合但浮动之掺杂区域(64、64';65、65')。该等掺杂区域(64、64';65、65')宜位于实质上平行于该等设备(44、45)之源极-汲极区域(422、423;432、433),该等设备介于该等源极-汲极区域(422、423;432、433)所处之该P井区域(42)与该N井区域(43)之间。一第一(“N条”(N BAR))掺杂区域(64、64')与该P井(42)形成一pn结(512),从而与在该P井(42)内的一源极/汲极区域(423)隔开,且一第二(“P条”(P BAR))掺杂区域(55、55')与该N井(43)形成一pn结(513),从而与在该N井(43)内的一源极/汲极区域(433)隔开。一另一NP接面(511)位于该N条区域(64)与P条区域(65)之间。该N条区域(64)与该P条区域(65)较佳借由一低电阻金属导体(62)欧姆耦合,且或者相对于该设备或电路参考电位(例如Vss、Vdd)浮动。

    包括非揮發性記憶體單元之電路及電子裝置，以及形成電子裝置之方法 CIRCUIT FOR AND AN ELECTRONIC DEVICE INCLUDING A NONVOLATILE MEMORY CELL AND A PROCESS OF FORMING THE ELECTRONIC DEVICE
    4.
    发明专利
    包括非揮發性記憶體單元之電路及電子裝置，以及形成電子裝置之方法 CIRCUIT FOR AND AN ELECTRONIC DEVICE INCLUDING A NONVOLATILE MEMORY CELL AND A PROCESS OF FORMING THE ELECTRONIC DEVICE 审中-公开
    包括非挥发性内存单元之电路及电子设备，以及形成电子设备之方法 CIRCUIT FOR AND AN ELECTRONIC DEVICE INCLUDING A NONVOLATILE MEMORY CELL AND A PROCESS OF FORMING THE ELECTRONIC DEVICE

    公开(公告)号：TW200949835A

    公开(公告)日：2009-12-01

    申请号：TW098109788

    申请日：2009-03-25

    申请人： 飛思卡爾半導體公司

    发明人： 陳偉自 ,  帕里斯 派翠斯M

    IPC分类号： G11C

    CPC分类号： G11C16/0441 ,  G11C16/10 ,  H01L27/11519 ,  H01L27/11521

    摘要： 本發明揭示一種用於非揮發性記憶體單元(10、20、30、40、50、60、70、80、90、100)之電路，其能包括一電荷變換端子(102、202、302、402、502、602、702、802、902、1002)以及一輸出端子(108、208、308、408、508、608、708、808、908、1008)。該電路亦能包括具有電性浮動的一閘極電極以及包括一載流電極的一作用區之一第一電晶體(11、21、31、41、51、61、71、81、91、1021)，其中該載流電極係耦合至該輸出端子。該電路能進一步包括具有一第一電極及第二電極之一第二電晶體(12、22、32、42、52、62、72、82、92、1002)，其中該第一電極係耦合至該第一電晶體之該閘極電極，而且該第二電極係耦合至該電荷變換端子。當改變該記憶體單元的狀態時，該第二電晶體能係作用中而且在該第一電晶極的該閘極電極與該第一電晶體的該作用區之間不傳輸明顯數量的電荷載子。其他具體實施例能包括該電子裝置本身以及形成該電子裝置之方法。

    简体摘要： 本发明揭示一种用于非挥发性内存单元(10、20、30、40、50、60、70、80、90、100)之电路，其能包括一电荷变换端子(102、202、302、402、502、602、702、802、902、1002)以及一输出端子(108、208、308、408、508、608、708、808、908、1008)。该电路亦能包括具有电性浮动的一闸极电极以及包括一载流电极的一作用区之一第一晶体管(11、21、31、41、51、61、71、81、91、1021)，其中该载流电极系耦合至该输出端子。该电路能进一步包括具有一第一电极及第二电极之一第二晶体管(12、22、32、42、52、62、72、82、92、1002)，其中该第一电极系耦合至该第一晶体管之该闸极电极，而且该第二电极系耦合至该电荷变换端子。当改变该内存单元的状态时，该第二晶体管能系作用中而且在该第一电晶极的该闸极电极与该第一晶体管的该作用区之间不传输明显数量的电荷载子。其他具体实施例能包括该电子设备本身以及形成该电子设备之方法。