半導體記憶體裝置及其製造方法
    4.
    发明专利
    半導體記憶體裝置及其製造方法 审中-公开
    半导体内存设备及其制造方法

    公开(公告)号:TW201803030A

    公开(公告)日:2018-01-16

    申请号:TW106119372

    申请日:2015-01-09

    摘要: 根據一項實施例,一種半導體記憶體裝置包括:一基板;一半導體支柱,其提供於該基板上以在一垂直方向上延伸;複數個第一電極膜,其提供於該半導體支柱側方以在一第一方向上延伸。該複數個第一電極膜經安置為沿著該垂直方向彼此分離。該半導體記憶體裝置進一步包括提供於該半導體支柱與該等第一電極膜之間的複數個第二電極膜。該複數個第二電極膜經安置為沿著該垂直方向彼此分離。該半導體記憶體裝置進一步包括:提供於該半導體支柱與該等第二電極膜之間的一第一絕緣膜;及提供於該第二電極膜與該第一電極膜之間的一第二絕緣膜。

    简体摘要: 根据一项实施例,一种半导体内存设备包括:一基板;一半导体支柱,其提供于该基板上以在一垂直方向上延伸;复数个第一电极膜,其提供于该半导体支柱侧方以在一第一方向上延伸。该复数个第一电极膜经安置为沿着该垂直方向彼此分离。该半导体内存设备进一步包括提供于该半导体支柱与该等第一电极膜之间的复数个第二电极膜。该复数个第二电极膜经安置为沿着该垂直方向彼此分离。该半导体内存设备进一步包括:提供于该半导体支柱与该等第二电极膜之间的一第一绝缘膜;及提供于该第二电极膜与该第一电极膜之间的一第二绝缘膜。

    半導體記憶裝置
    8.
    发明专利
    半導體記憶裝置 审中-公开
    半导体记忆设备

    公开(公告)号:TW201735327A

    公开(公告)日:2017-10-01

    申请号:TW105141703

    申请日:2016-12-16

    IPC分类号: H01L27/115

    摘要: 根據一個實施例,一種半導體記憶裝置包括:堆疊本體,其包括沿著第一方向堆疊且彼此隔開之複數個電極膜;複數個柱狀結構,其在該第一方向上延伸、刺穿該堆疊本體且包括半導體層;電荷儲存膜,其提供於該等柱狀結構中之一者與該等電極膜之間;及絕緣膜,其分隔安置在該堆疊本體之上部部分中之該等電極膜中之一者,且不分隔安置在該堆疊本體之下部部分中之該等電極膜中之另一者。安置在該絕緣膜之一側上之該等柱狀結構之間的最短距離短於以在該等柱狀結構之間插置有該絕緣膜之方式安置之柱狀結構之間的最短距離。

    简体摘要: 根据一个实施例,一种半导体记忆设备包括:堆栈本体,其包括沿着第一方向堆栈且彼此隔开之复数个电极膜;复数个柱状结构,其在该第一方向上延伸、刺穿该堆栈本体且包括半导体层;电荷存储膜,其提供于该等柱状结构中之一者与该等电极膜之间;及绝缘膜,其分隔安置在该堆栈本体之上部部分中之该等电极膜中之一者,且不分隔安置在该堆栈本体之下部部分中之该等电极膜中之另一者。安置在该绝缘膜之一侧上之该等柱状结构之间的最短距离短于以在该等柱状结构之间插置有该绝缘膜之方式安置之柱状结构之间的最短距离。