利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

88 条记录 (耗时 0.029 秒)

    記憶體系統中之通道深度調整 CHANNEL DEPTH ADJUSTMENT IN MEMORY SYSTEMS
    6.
    发明专利
    記憶體系統中之通道深度調整 CHANNEL DEPTH ADJUSTMENT IN MEMORY SYSTEMS 审中-公开
    内存系统中之信道深度调整 CHANNEL DEPTH ADJUSTMENT IN MEMORY SYSTEMS

    公开(公告)号：TW201250472A

    公开(公告)日：2012-12-16

    申请号：TW101114017

    申请日：2012-04-19

    申请人： 美光科技公司

    发明人： 沃克 羅伯特

    IPC分类号： G06F ,  H01L

    CPC分类号： G06F13/1678 ,  G06F12/0607 ,  G06F12/10 ,  G06F2212/1016 ,  G06F2212/1028 ,  Y02D10/13 ,  Y02D10/14

    摘要： 本發明描述記憶體裝置、系統及方法,諸如包含一可動態地組態的通道深度之記憶體裝置、系統及方法。描述基於硬體及/或軟體要求調整通道深度之裝置、系統及方法。此類裝置提供虛擬記憶體操作,其中對於相同的實體記憶體區,調整一通道深度以回應於不同的記憶體程序之要求。

    简体摘要： 本发明描述内存设备、系统及方法,诸如包含一可动态地组态的信道深度之内存设备、系统及方法。描述基于硬件及/或软件要求调整信道深度之设备、系统及方法。此类设备提供虚拟内存操作,其中对于相同的物理内存区,调整一信道深度以回应于不同的内存进程之要求。

    系統、選擇交錯策略的方法及用於快閃記憶體的製造物品 SYSTEM, METHOD OF SELECTING AN INTERLEAVING POLICY, ARTICLE OF MANUFACTURE FOR FLASH MEMORY
    7.
    发明专利
    系統、選擇交錯策略的方法及用於快閃記憶體的製造物品 SYSTEM, METHOD OF SELECTING AN INTERLEAVING POLICY, ARTICLE OF MANUFACTURE FOR FLASH MEMORY 有权
    系统、选择交错策略的方法及用于闪存的制造物品 SYSTEM, METHOD OF SELECTING AN INTERLEAVING POLICY, ARTICLE OF MANUFACTURE FOR FLASH MEMORY

    公开(公告)号：TWI340903B

    公开(公告)日：2011-04-21

    申请号：TW096101302

    申请日：2007-01-12

    申请人： 蘋果公司

    发明人： 麥可J 康威爾 ,  克里斯多夫P 杜特

    IPC分类号： G06F

    CPC分类号： G06F12/0607 ,  G06F2212/1028 ,  G06F2212/2022 ,  Y02D10/13

    摘要： 本發明關於一種獨立於選擇寫入交錯策略來選擇讀取交錯策略之物品及相關聯方法及系統。在各種實施方案中，該選擇可在操作期間係靜態或動態。在動態選擇讀取交錯策略及寫入交錯策略之實施方案中，該選擇可基於各種操作條件，例如溫度、電源、電池電壓及操作模式。操作模式之範例可包括(1)在連接至一外部電源時讀取或寫入快閃記憶體；(2)當由可攜式電源(例如電池)來供電時從快閃記憶體讀取；及(3)當由一可攜式電源來供電時寫入快閃記憶體。

    简体摘要： 本发明关于一种独立于选择写入交错策略来选择读取交错策略之物品及相关联方法及系统。在各种实施方案中，该选择可在操作期间系静态或动态。在动态选择读取交错策略及写入交错策略之实施方案中，该选择可基于各种操作条件，例如温度、电源、电池电压及操作模式。操作模式之范例可包括(1)在连接至一外部电源时读取或写入闪存；(2)当由可携式电源(例如电池)来供电时从闪存读取；及(3)当由一可携式电源来供电时写入闪存。

    解交叉單元之資料存取方法
    8.
    发明专利
    解交叉單元之資料存取方法 有权
    解交叉单元之数据存取方法

    公开(公告)号：TWI323410B

    公开(公告)日：2010-04-11

    申请号：TW095140545

    申请日：2006-11-02

    申请人： 瑞昱半導體股份有限公司

    发明人： 李開禮 ,  江榮堂 ,  謝孟翰

    IPC分类号： G06F

    CPC分类号： G06F12/0607

    摘要： 本發明係一種解交叉單元之資料存取方法，係適用於訊號傳輸過程中的一解交叉單元，該解交叉單元包括有一記憶體空間，該記憶體空間被分隔成N個區段，且該記憶體空間於當前的讀寫循環時間內，讀取各區段於前次的讀寫循環時間內的被寫入資料，再於當前的讀寫循環時間內，將該解交叉單元所接收到的資料分別寫入到各個區段內。 【創作特點】 有鑑於前述交錯器及解交錯器在實際施用時所具有之諸多缺點，因此，發明人乃根據多年來之技術經驗，及所累積之專業知識，針對上述問題，開發設計出本發明之一種解交叉單元之資料存取方法。
    在本發明之一目的，係提供一種解交叉單元之資料存取方法，係適用於訊號傳輸過程中的一解交叉單元(如：解位元交錯器，Deinterleaver)，該解交叉單元於當前的讀寫循環時間內，依序讀取該解交叉單元之一記憶體空間於前次的讀寫循環時間內的被寫入資料，再於當前的讀寫循環時間內，將該解交叉單元所接收到的資料，分別依序寫入該記憶體空間中，使該記憶體空間執行較少的運算處理，達成更佳之傳輸品質，同時減少該解交叉單元的記憶體空間的使用量，並藉以達到連續傳輸之目的。
    在本發明之另一目的，係提供另一種解交叉單元之資料存取方法，係適用於訊號傳輸過程中的一解交叉單元(如：解位元交錯器，Deinterleaver)，該解交叉單元於當前的讀寫循環時間內，該解交叉單元之一記憶體空間所設之各個區段的每一個位址單元，係間隔地被讀取及寫入。
    為便 貴審查委員能對本發明之目的、形狀、構造裝置特徵及其功效，做更進一步之認識與瞭解，茲舉實施例配合圖式，詳細說明如下：

    简体摘要： 本发明系一种解交叉单元之数据存取方法，系适用于信号传输过程中的一解交叉单元，该解交叉单元包括有一内存空间，该内存空间被分隔成N个区段，且该内存空间于当前的读写循环时间内，读取各区段于前次的读写循环时间内的被写入数据，再于当前的读写循环时间内，将该解交叉单元所接收到的数据分别写入到各个区段内。 【创作特点】 有鉴于前述交错器及解交错器在实际施用时所具有之诸多缺点，因此，发明人乃根据多年来之技术经验，及所累积之专业知识，针对上述问题，开发设计出本发明之一种解交叉单元之数据存取方法。 在本发明之一目的，系提供一种解交叉单元之数据存取方法，系适用于信号传输过程中的一解交叉单元(如：解比特交错器，Deinterleaver)，该解交叉单元于当前的读写循环时间内，依序读取该解交叉单元之一内存空间于前次的读写循环时间内的被写入数据，再于当前的读写循环时间内，将该解交叉单元所接收到的数据，分别依序写入该内存空间中，使该内存空间运行较少的运算处理，达成更佳之传输品质，同时减少该解交叉单元的内存空间的使用量，并借以达到连续传输之目的。 在本发明之另一目的，系提供另一种解交叉单元之数据存取方法，系适用于信号传输过程中的一解交叉单元(如：解比特交错器，Deinterleaver)，该解交叉单元于当前的读写循环时间内，该解交叉单元之一内存空间所设之各个区段的每一个位址单元，系间隔地被读取及写入。 为便 贵审查委员能对本发明之目的、形状、构造设备特征及其功效，做更进一步之认识与了解，兹举实施例配合图式，详细说明如下：

    具有標記方塊以用於降低初始化時間之半導體記憶體裝置 SEMICONDUCTOR MEMORY DEVICE HAVING TAG BLOCK FOR REDUCING INITIALIZATION TIME
    9.
    发明专利
    具有標記方塊以用於降低初始化時間之半導體記憶體裝置 SEMICONDUCTOR MEMORY DEVICE HAVING TAG BLOCK FOR REDUCING INITIALIZATION TIME 失效
    具有标记方块以用于降低初始化时间之半导体内存设备 SEMICONDUCTOR MEMORY DEVICE HAVING TAG BLOCK FOR REDUCING INITIALIZATION TIME

    公开(公告)号：TWI299867B

    公开(公告)日：2008-08-11

    申请号：TW092137412

    申请日：2003-12-30

    申请人： 海力士半導體股份有限公司 HYNIX SEMICONDUCTOR INC.

    发明人： 高在範 KO, JAE-BUM ,  安進弘 AHN, JIN-HONG ,  洪祥熏 HONG, SANG-HOON ,  金世 KIM, SE-JUN

    IPC分类号： G11C

    CPC分类号： G06F12/0607 ,  G11C7/1042 ,  G11C11/406 ,  G11C11/4072

    摘要： 本發明提供了一種半導體記憶體裝置包含:一單元區,
    具有數目為N+1的單位單元方塊,而每一個單位單元方塊
    內都有數目為M的字元線;一預定單元方塊表,係用於
    儲存代表數目為M的字元線中將要儲存資料之至少一條
    以上之候選字元線的候選資訊;以及一標記方塊,係用於
    接收一列位址、感測該列位址內的邏輯單元方塊位址,並
    以該邏輯單元方塊位址及候選資訊為基礎輸出一實體單元
    方塊位址,其中該標記方塊包含:數目為N+1的單位標記
    表,而每一個單位標記表都具有數目為M的暫存器且儲
    存有一儲存資訊使得各暫存器會對應到數目為M的字元
    線,每一個暫存器所儲存的每一個用以回應各單位單元方
    塊位址中具有用以回應該候選資訊之字元線之邏輯單元方
    塊的實體單位單元方塊位址;以及一初始化單位,係用於
    為數目為N+1的單位標記表進行初始化。

    简体摘要： 本发明提供了一种半导体内存设备包含:一单元区, 具有数目为N+1的单位单元方块,而每一个单位单元方块 内都有数目为M的字符线;一预定单元方块表,系用于 存储代表数目为M的字符线中将要存储数据之至少一条 以上之候选字符线的候选信息;以及一标记方块,系用于 接收一列位址、传感该列位址内的逻辑单元方块位址,并 以该逻辑单元方块位址及候选信息为基础输出一实体单元 方块位址,其中该标记方块包含:数目为N+1的单位标记 表,而每一个单位标记表都具有数目为M的寄存器且储 存有一存储信息使得各寄存器会对应到数目为M的字符 线,每一个寄存器所存储的每一个用以回应各单位单元方 块位址中具有用以回应该候选信息之字符线之逻辑单元方 块的实体单位单元方块位址;以及一初始化单位,系用于 为数目为N+1的单位标记表进行初始化。