公开(公告)号：TW201802696A

公开(公告)日：2018-01-16

申请号：TW106120753

申请日：2017-06-21

Applicant: 美光科技公司 ,  MICRON TECHNOLOGY, INC.

Inventor： 麥伊 添恩 K ,  MAI, THANH K. ,  浩爾 蓋瑞 L ,  HOWE, GARY L. ,  潘妮 丹妮兒 B ,  PENNEY, DANIEL B.

IPC: G06F13/38 ,  G06F12/00

CPC classification number: G06F3/061 ,  G06F3/0625 ,  G06F3/0647 ,  G06F3/0656 ,  G06F3/0659 ,  G06F3/0673 ,  G06F13/161

Abstract: 本發明包含用以在記憶體胞元庫之間轉移資料之設備及方法。一實例包含：複數個記憶體胞元庫；及一控制器，其耦合至複數個子陣列，該控制器經組態以致使資料經由內部資料路徑操作而在該複數個記憶體胞元庫之間轉移。

Abstract in simplified Chinese: 本发明包含用以在内存胞元库之间转移数据之设备及方法。一实例包含：复数个内存胞元库；及一控制器，其耦合至复数个子数组，该控制器经组态以致使数据经由内部数据路径操作而在该复数个内存胞元库之间转移。

公开(公告)号：TWI512608B

公开(公告)日：2015-12-11

申请号：TW103104785

申请日：2014-02-13

Applicant: 美光科技公司 ,  MICRON TECHNOLOGY, INC.

Inventor： 陳義 ,  CHEN, YI ,  村上行康 ,  MURAKAMI, YUKIYASU

IPC: G06F5/06 ,  G06F12/02 ,  G11C8/12

CPC classification number: G06F3/0611 ,  G06F3/065 ,  G06F3/0688 ,  G06F12/0246 ,  G06F13/161 ,  G06F2212/7208

公开(公告)号：TW201112254A

公开(公告)日：2011-04-01

申请号：TW098132891

申请日：2009-09-29

Applicant: 慧榮科技股份有限公司

Inventor： 林仁文

IPC: G11C

CPC classification number: G06F3/0659 ,  G06F3/061 ,  G06F3/0671 ,  G06F12/02 ,  G06F13/161

Abstract: 本發明提供一種記憶裝置之資料存取方法。於一實施例中,該記憶裝置包括多個記憶體,且該記憶裝置耦接至一主機。首先,儲存自該主機所依序接收的多個命令於一命令佇列。接著,自該命令佇列取得一目標命令。接著,決定該目標命令所欲存取之一目標記憶體。接著,檢查該目標記憶體是否處於忙碌狀態。若該目標記憶體並非處於忙碌狀態,執行該目標命令之存取動作。若該目標記憶體處於忙碌狀態,自該命令佇列中的順序位於該目標命令之後的該等命令選取一替代命令,並執行該替代命令之存取動作。

Abstract in simplified Chinese: 本发明提供一种记忆设备之数据存取方法。于一实施例中,该记忆设备包括多个内存,且该记忆设备耦接至一主机。首先,存储自该主机所依序接收的多个命令于一命令队列。接着,自该命令队列取得一目标命令。接着,决定该目标命令所欲存取之一目标内存。接着,检查该目标内存是否处于忙碌状态。若该目标内存并非处于忙碌状态,运行该目标命令之存取动作。若该目标内存处于忙碌状态,自该命令队列中的顺序位于该目标命令之后的该等命令选取一替代命令,并运行该替代命令之存取动作。

公开(公告)号：TWI325110B

公开(公告)日：2010-05-21

申请号：TW092121285

申请日：2003-08-04

Applicant: 美光科技公司

Inventor： 約瑟夫M 傑迪洛

IPC: G06F

CPC classification number: G06F13/161 ,  G06F12/0862 ,  G06F12/0893

Abstract: 本發明揭示一種電腦系統，包括一耦合至複數個記憶體模組之控制器，該等記憶體模組當中每一者係包括一記憶體集線器以及複數個記憶體裝置。該記憶體集線器包括一列快取記憶體，當資料由該等記憶體裝置被讀取出時，該列快取記憶體儲存這些資料。當該記憶體模組不被該控制器存取時，該記憶體模組內之一排序器會產生欲從一列的記憶體單元來讀取資料之請求。回應此所產生之讀取請求而被讀取的資料，亦會被儲存於該列快取記憶體之內。結果，被存取之列內的讀取資料，仍可儲存於該列快取記憶體內，即便該資料先前並未回應來自該控制器之記憶體請求而被讀取。 A computer system includes a controller coupled to a plurality of memory modules each of which includes a memory hub and a plurality of memory devices. The memory hub includes a row cache memory that stores data as they are read from the memory devices. When the memory module is not being accessed by the controller, a sequencer in the memory module generates requests to read data from a row of memory cells. The data read responsive to the generated read requests are also stored in the row cache memory. As a result, read data in the row being accessed may be stored in the row cache memory even though the data was not previously read from the memory device responsive to a memory request from the controller. 【創作特點】 複數個記憶體模組係耦合至一位於一電腦系統內之控制器。該等記憶體模組當中每一者係包括複數個記憶體裝置以及一記憶體集線器。該記憶體集線器係包括一耦合至該控制器之鏈接介面，以及一耦合至該等記憶體裝置之記憶體裝置介面。該鏈接介面係接收來自該控制器之記憶體請求，用以對該等記憶體裝置當中至少之一者內的一列的記憶體單元進行存取。該鏈接介面傳送該等記憶體請求至該記憶體裝置介面，該記憶體裝置介面繼而將該等記憶體請求耦合至該等記憶體裝置，以對該等記憶體裝置當中至少之一者內的一列的記憶體單元進行存取。該鏈接介面接著回應至少該等記憶體請求當中至少若干者而接收來自該等記憶體裝置之所讀取資料。該等記憶體集線器當中每一者亦包括一耦合至該記憶體裝置介面之列快取記憶體，用以回應該等記憶體請求當中至少之一者而接收及儲存所讀取之資料。一包含於該記憶體集線器內的排序器係耦合至該鏈接介面，該記憶體裝置介面、以及該列快取記憶體。該排序器係產生及耦合記憶體請求至該記憶體裝置介面，以從一列的記憶體單元來讀取資料，該列的記憶體單元係回應從該鏈接介面至傳送至該記憶體裝置介面之記憶體請求而被存取。來自回應所產生之記憶體請求而被存取之該列的記憶體單元的所讀取資料亦被儲存於該列快取記憶體內。於較佳的情況下，當記憶體請求不被從該控制器接收時，該排序器係產生該等記憶體請求。

Abstract in simplified Chinese: 本发明揭示一种电脑系统，包括一耦合至复数个内存模块之控制器，该等内存模块当中每一者系包括一内存集线器以及复数个内存设备。该内存集线器包括一列高速缓存，当数据由该等内存设备被读取出时，该列高速缓存存储这些数据。当该内存模块不被该控制器存取时，该内存模块内之一排序器会产生欲从一列的内存单元来读取数据之请求。回应此所产生之读取请求而被读取的数据，亦会被存储于该列高速缓存之内。结果，被存取之列内的读取数据，仍可存储于该列高速缓存内，即便该数据先前并未回应来自该控制器之内存请求而被读取。 A computer system includes a controller coupled to a plurality of memory modules each of which includes a memory hub and a plurality of memory devices. The memory hub includes a row cache memory that stores data as they are read from the memory devices. When the memory module is not being accessed by the controller, a sequencer in the memory module generates requests to read data from a row of memory cells. The data read responsive to the generated read requests are also stored in the row cache memory. As a result, read data in the row being accessed may be stored in the row cache memory even though the data was not previously read from the memory device responsive to a memory request from the controller. 【创作特点】 复数个内存模块系耦合至一位于一电脑系统内之控制器。该等内存模块当中每一者系包括复数个内存设备以及一内存集线器。该内存集线器系包括一耦合至该控制器之链接界面，以及一耦合至该等内存设备之内存设备界面。该链接界面系接收来自该控制器之内存请求，用以对该等内存设备当中至少之一者内的一列的内存单元进行存取。该链接界面发送该等内存请求至该内存设备界面，该内存设备界面继而将该等内存请求耦合至该等内存设备，以对该等内存设备当中至少之一者内的一列的内存单元进行存取。该链接界面接着回应至少该等内存请求当中至少若干者而接收来自该等内存设备之所读取数据。该等内存集线器当中每一者亦包括一耦合至该内存设备界面之列高速缓存，用以回应该等内存请求当中至少之一者而接收及存储所读取之数据。一包含于该内存集线器内的排序器系耦合至该链接界面，该内存设备界面、以及该列高速缓存。该排序器系产生及耦合内存请求至该内存设备界面，以从一列的内存单元来读取数据，该列的内存单元系回应从该链接界面至发送至该内存设备界面之内存请求而被存取。来自回应所产生之内存请求而被存取之该列的内存单元的所读取数据亦被存储于该列高速缓存内。于较佳的情况下，当内存请求不被从该控制器接收时，该排序器系产生该等内存请求。

公开(公告)号：TW200917012A

公开(公告)日：2009-04-16

申请号：TW097132031

申请日：2008-08-22

Applicant: 高級微裝置公司 ADVANCED MICRO DEVICES, INC.

Inventor： 阿斯卡爾 坦鋅 ASKAR, TAHSIN ,  馬德瑞德 菲利普E MADRID, PHILIP E.

IPC: G06F

CPC classification number: G06F13/161

Abstract: 一種例如為記憶體滙流排之滙流排節流方法,可用於抵銷由組構於,例如為記憶體裝置內之具有監控特性,例如為溫度感測器之監控裝置回報而經由存取滙流排所接收到之潛在錯誤訊息。例如,當用於一記憶體滙流排時,可組構一記憶體控制器以增加系統的最大效能以及確保連接至滙流排的記憶體裝置不超過且能在特定溫度限制內持續作業。由記憶體裝置中,或鄰近於記憶體裝置取得之讀數可用以指示是否記憶體裝置的溫度已超過一或數個指定的跳脫點,可根據取得之讀數,以及固定與動態節流方式來執行一或數種演算法而實施節流。當連續的讀數顯示記憶體裝置的溫度已持續超過某一指定跳脫點時,記憶體控制器可推論發生於記憶體裝置內之溫度改變。根據如此的推論,記憶體控制器然後可改變滙流排節流的方式。

Abstract in simplified Chinese: 一种例如为内存汇流排之汇流排节流方法,可用于抵销由组构于,例如为内存设备内之具有监控特性,例如为温度传感器之监控设备回报而经由存取汇流排所接收到之潜在错误消息。例如,当用于一内存汇流排时,可组构一内存控制器以增加系统的最大性能以及确保连接至汇流排的内存设备不超过且能在特定温度限制内持续作业。由内存设备中,或邻近于内存设备取得之读数可用以指示是否内存设备的温度已超过一或数个指定的跳脱点,可根据取得之读数,以及固定与动态节流方式来运行一或数种算法而实施节流。当连续的读数显示内存设备的温度已持续超过某一指定跳脱点时,内存控制器可推论发生于内存设备内之温度改变。根据如此的推论,内存控制器然后可改变汇流排节流的方式。

公开(公告)号：TW200818193A

公开(公告)日：2008-04-16

申请号：TW096121343

申请日：2007-06-13

Applicant: 輝達公司 NVIDIA CORPORATION

Inventor： 凡迪基 詹姆斯M VAN DYKE, JAMES M. ,  布萊恩D 赫塞爾 HUTSELL, BRIAN D.

IPC: G11C

CPC classification number: G06F13/1647 ,  G06F13/161

Abstract: 一種將複數個用戶端耦接至一具有記憶庫之記憶體之記憶體介面,其提供啓動決策及讀/寫決策的獨立仲裁。在一項實施方案中,預充電決策亦被獨立地仲裁。

Abstract in simplified Chinese: 一种将复数个用户端耦接至一具有记忆库之内存之内存界面,其提供启动决策及读/写决策的独立仲裁。在一项实施方案中,预充电决策亦被独立地仲裁。

公开(公告)号：TWI259362B

公开(公告)日：2006-08-01

申请号：TW093101742

申请日：2004-01-27

Applicant: 松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.

Inventor： 秋月麻水子 AKIZUKI, MAMIKO ,  青木透 AOKI, TORU ,  上田泰志 UEDA, YASUSHI

IPC: G06F

CPC classification number: G06F12/0607 ,  G06F13/161 ,  G06F13/1647

Abstract: 本發明之目的是提供記憶體控制裝置，可以防止對SDRAM之同一群組連續存取，用來改善處理時間。本發明之記憶體控制裝置105用來控制具有多個群組，可以利用群組分割模態連續存取之記憶體，構建成控制多個塊之優先序，使經由記憶體控制裝置105對SDRAM808存取之塊804、805、806之記憶體存取要求，連續存取該SDRAM808之不同之群組。

Abstract in simplified Chinese: 本发明之目的是提供内存控制设备，可以防止对SDRAM之同一群组连续存取，用来改善处理时间。本发明之内存控制设备105用来控制具有多个群组，可以利用群组分割模态连续存取之内存，构建成控制多个块之优先序，使经由内存控制设备105对SDRAM808存取之块804、805、806之内存存取要求，连续存取该SDRAM808之不同之群组。

公开(公告)号：TWI253563B

公开(公告)日：2006-04-21

申请号：TW092135045

申请日：2003-12-11

Applicant: 英特爾股份有限公司 INTEL CORPORATION

Inventor： 布魯斯 克利斯頓森 CHRISTENSON, BRUCE

IPC: G06F

CPC classification number: G06F13/1647 ,  G06F13/161

Abstract: 一種系統包含記憶體裝置。記憶體裝置具有第一庫及第二庫。記憶體控制器具有寫入請求佇列以儲存寫入請求。當對第一庫的第一讀取請求與對第一庫的第二讀取請求之間存在讀取庫衝突時，在延遲期問，對第二庫執行第一寫入請求。延遲係發生在執行第一讀取請求之後及在執行第二讀取之前。

Abstract in simplified Chinese: 一种系统包含内存设备。内存设备具有第一库及第二库。内存控制器具有写入请求队列以存储写入请求。当对第一库的第一读取请求与对第一库的第二读取请求之间存在读取库冲突时，在延迟期问，对第二库运行第一写入请求。延迟系发生在运行第一读取请求之后及在运行第二读取之前。

公开(公告)号：TW200537292A

公开(公告)日：2005-11-16

申请号：TW093140969

申请日：2004-12-28

Applicant: 麥克隆科技公司 MICRON TECHNOLOGY, INC.

Inventor： 約瑟夫M 傑迪洛 JEDDELOH, JOSEPH M.

IPC: G06F

CPC classification number: G06F13/161 ,  G06F11/3409 ,  G06F11/3466 ,  G06F11/348 ,  G06F11/3485 ,  G06F11/349 ,  G06F13/1694 ,  G06F2201/88 ,  G06F2201/885

Abstract: 本發明揭示一種記憶體模組，其包括一耦合至數個記憶體裝置之記憶體集線器。該記憶體集線器包括至少一性能計數器，其追蹤一或多個系統度量值，例如，頁面命中率、預先抓取命中之數目或百分比、快取命中率或百分比、讀取率、讀取請求的數目、寫入率、寫入請求的數目、記憶體匯流排利用率或百分比、本地集線器請求率或數目及／或遠端集線器請求率或數目。

Abstract in simplified Chinese: 本发明揭示一种内存模块，其包括一耦合至数个内存设备之内存集线器。该内存集线器包括至少一性能计数器，其追踪一或多个系统度量值，例如，页面命中率、预先抓取命中之数目或百分比、缓存命中率或百分比、读取率、读取请求的数目、写入率、写入请求的数目、内存总线利用率或百分比、本地集线器请求率或数目及／或远程集线器请求率或数目。

公开(公告)号：TW353167B

公开(公告)日：1999-02-21

申请号：TW085110738

申请日：1996-09-03

Applicant: 英特爾公司

Inventor： 大衛E.佛克

IPC: G06F

CPC classification number: G06F13/161

Abstract: 本發明揭露了一種在爭取一共用資源使用的一匯流排使用權的複數個控制器之間加速轉移對使用該資源的控制權之方法，該方法包含下列各步驟：偵測一匯流排控制器之一使用要求；偵測一控制器是否正在使用該記憶體匯流排；如果該匯流排並未被使用，則立即開始一快速匯流排轉移程序；以及如果該匯流排正在被使用，則於該匯流排之使用結束時開始一緩慢匯流排轉移程序。

Abstract in simplified Chinese: 本发明揭露了一种在争取一共享资源使用的一总线使用权的复数个控制器之间加速转移对使用该资源的控制权之方法，该方法包含下列各步骤：侦测一总线控制器之一使用要求；侦测一控制器是否正在使用该内存总线；如果该总线并未被使用，则立即开始一快速总线转移进程；以及如果该总线正在被使用，则于该总线之使用结束时开始一缓慢总线转移进程。