利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

310 条记录 (耗时 0.036 秒)

    物理不可複製函數（PUF）的生成
    7.
    发明专利
    物理不可複製函數（PUF）的生成 审中-公开
    物理不可复制函数（PUF）的生成

    公开(公告)号：TW201921351A

    公开(公告)日：2019-06-01

    申请号：TW107127926

    申请日：2018-08-10

    申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

    发明人： 林建呈 ,  LIN, CHIEN-CHEN ,  林志宇 ,  LIN, CHIH-YU ,  詹偉閔 ,  CHAN, WEI-MIN ,  呂士濂 ,  LU, SHIH-LIEN LINUS

    IPC分类号： G11C11/16 ,  G11C11/4091 ,  G11C7/06 ,  G11C8/10

    摘要： 本發明提供一種物理不可複製函數（PUF）產生器，包含：第一感測放大器，具有經配置以自多個記憶胞的第一記憶胞接收訊號的第一輸入端，以及經配置以自多個記憶胞的第二記憶胞接收訊號的第二輸入端。第一感測放大器經配置以比較多個記憶胞的第一記憶胞及第二記憶胞的存取速度。基於存取速度的比較，感測放大器提供用以產生物理不可複製函數簽名的第一輸出訊號。控制器經配置以將賦能訊號輸出至第一感測放大器，第一感測放大器具有經配置以自第一記憶胞的位元線接收訊號的第一輸入端以及經配置以自第二記憶胞的位元線接收訊號的第二輸入端。

    简体摘要： 本发明提供一种物理不可复制函数（PUF）产生器，包含：第一传感放大器，具有经配置以自多个记忆胞的第一记忆胞接收信号的第一输入端，以及经配置以自多个记忆胞的第二记忆胞接收信号的第二输入端。第一传感放大器经配置以比较多个记忆胞的第一记忆胞及第二记忆胞的存取速度。基于存取速度的比较，传感放大器提供用以产生物理不可复制函数签名的第一输出信号。控制器经配置以将赋能信号输出至第一传感放大器，第一传感放大器具有经配置以自第一记忆胞的比特线接收信号的第一输入端以及经配置以自第二记忆胞的比特线接收信号的第二输入端。

    磁性檢測電路
    8.
    发明专利
    磁性檢測電路 审中-公开
    磁性检测电路

    公开(公告)号：TW201919055A

    公开(公告)日：2019-05-16

    申请号：TW107122309

    申请日：2018-06-28

    申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

    发明人： 應 繼鋒 ,  YING, JI-FENG ,  牛 寶華 ,  NIU, BAOHUA

    IPC分类号： G11C11/16 ,  G11C29/52 ,  G11C8/12 ,  G11C5/02

    CPC分类号： H01L27/228 ,  G11C11/161 ,  G11C11/1675 ,  H01F10/14 ,  H01F10/16 ,  H01F10/3236 ,  H01F10/3286 ,  H01F10/329 ,  H01L43/08 ,  H01L43/12

    摘要： 一種適用於磁阻式隨機存取記憶體的磁性檢測電路，包括一個感測陣列以及一個控制器。感測陣列包括多個感測單元。每一個感測單元包括第一種磁性穿隧接面(MTJ)裝置。控制器用以讀取感測單元以檢測磁阻式隨機存取記憶體所處的外部磁場強度。然後，控制器根據磁阻式隨機存取記憶體的外部磁場強度強弱決定是否停止對磁阻式隨機存取記憶體的複數記憶體單元的寫入操作，並且每一個記憶體單元都包括第二種磁性穿隧接面裝置。並且，第一種磁性穿隧接面裝置小於第二種磁性穿隧接面裝置。

    简体摘要： 一种适用于磁阻式随机存取内存的磁性检测电路，包括一个传感数组以及一个控制器。传感数组包括多个传感单元。每一个传感单元包括第一种磁性穿隧接面(MTJ)设备。控制器用以读取传感单元以检测磁阻式随机存取内存所处的外部磁场强度。然后，控制器根据磁阻式随机存取内存的外部磁场强度强弱决定是否停止对磁阻式随机存取内存的复数内存单元的写入操作，并且每一个内存单元都包括第二种磁性穿隧接面设备。并且，第一种磁性穿隧接面设备小于第二种磁性穿隧接面设备。

    記憶體裝置及其控制方法
    9.
    发明专利
    記憶體裝置及其控制方法 审中-公开
    内存设备及其控制方法

    公开(公告)号：TW201841155A

    公开(公告)日：2018-11-16

    申请号：TW106125208

    申请日：2017-07-27

    申请人： 東芝記憶體股份有限公司 ,  TOSHIBA MEMORY CORPORATION

    发明人： 初田幸輔 ,  HATSUDA, KOSUKE ,  藤野頼信 ,  FUJINO, YORINOBU

    IPC分类号： G11C11/16

    摘要： 本發明之實施形態提供一種高品質之記憶體裝置及其控制方法。 實施形態之記憶體裝置具備：記憶胞；及第1電路，其對記憶胞進行第1讀出，產生第1電壓，對已進行第1讀出之記憶胞寫入第1資料，對寫入有第1資料之記憶胞進行第2讀出，產生第2電壓，基於第1電壓及第2電壓，判定於第1讀出時記憶於記憶胞中之資料；且第1電路於寫入第1資料時，將產生第2電壓之產生部設為電性浮置狀態。

    简体摘要： 本发明之实施形态提供一种高品质之内存设备及其控制方法。 实施形态之内存设备具备：记忆胞；及第1电路，其对记忆胞进行第1读出，产生第1电压，对已进行第1读出之记忆胞写入第1数据，对写入有第1数据之记忆胞进行第2读出，产生第2电压，基于第1电压及第2电压，判定于第1读出时记忆于记忆胞中之数据；且第1电路于写入第1数据时，将产生第2电压之产生部设为电性浮置状态。