公开(公告)号：US07307458B1

公开(公告)日：2007-12-11

申请号：US11139918

申请日：2005-05-27

申请人： Alan E. Segervall ,  Vijaya Ceekala ,  Varadarajan Devnath ,  James B. Wieser

发明人： Alan E. Segervall ,  Vijaya Ceekala ,  Varadarajan Devnath ,  James B. Wieser

IPC分类号： H03K17/16 ,  H03B1/00

CPC分类号： H04L25/028 ,  G06F13/4072 ,  H04L25/0278

摘要： A serial communication interface driver is provided wherein current steering switches are also used to provide termination impedances. The output voltage can be produced by a voltage-dividing current path between two regulated voltages, which provides improved efficiency.

摘要翻译： 提供了串行通信接口驱动器，其中当前的转向开关也用于提供端接阻抗。 输出电压可以通过两个调节电压之间的分压电流路径产生，这提高了效率。

公开(公告)号：US07301366B1

公开(公告)日：2007-11-27

申请号：US11155161

申请日：2005-06-17

申请人： Varadarajan Devnath ,  Alan E. Segervall

发明人： Varadarajan Devnath ,  Alan E. Segervall

IPC分类号： H03K19/003

CPC分类号： H03H11/245 ,  H04L25/0278

摘要： A tunable impedance circuit is provided wherein at least one of a plurality of impedance elements is combined with at least another of the plurality of impedance elements to produce a composite impedance. A control voltage is used to determine how many of the impedance elements are to be combined to produce the composite impedance. A current that is substantially invariant over a range of operating conditions is caused to flow through a control impedance to produce the control voltage.

摘要翻译： 提供了一种可调谐阻抗电路，其中多个阻抗元件中的至少一个与所述多个阻抗元件中的至少另一阻抗元件组合以产生复合阻抗。 使用控制电压来确定要组合多少阻抗元件以产生复合阻抗。 导致在一定范围的操作条件下基本上不变的电流流过控制阻抗以产生控制电压。

公开(公告)号：US07187212B1

公开(公告)日：2007-03-06

申请号：US10973220

申请日：2004-10-26

申请人： Alan E. Segervall ,  Laurence D. Lewicki

发明人： Alan E. Segervall ,  Laurence D. Lewicki

IPC分类号： H03K19/20 ,  H03K19/086 ,  H03K19/094 ,  H03K19/003

CPC分类号： H03K19/0016

摘要： A system and method is disclosed for providing a fast turn on bias circuit that permits a fast transition from an idle “power down” state to an active “power up” state in current mode logic (CML) transmitter output circuits. The invention comprises a capacitor coupled to a bias transistor and a charge switch circuit for controlling the operation of the capacitor. The capacitor has a value of capacitance that is equal in magnitude and opposite in sign to the Miller coupling capacitance in the bias transistor. The capacitor compensates for the Miller coupling capacitance within the bias transistor in less than ten nanoseconds. This permits a CML transmitter to more quickly restart the transmission of data after an active state has been initiated.

摘要翻译： 公开了一种用于提供快速开启偏置电路的系统和方法，其允许在当前模式逻辑（CML）发射机输出电路中从空闲“掉电”状态到主动“上电”状态的快速转变。 本发明包括耦合到偏置晶体管的电容器和用于控制电容器的操作的充电开关电路。 电容器的电容值与偏置晶体管中的米勒耦合电容的幅度相等，符号相反。 电容器补偿偏置晶体管内的Miller耦合电容小于10纳秒。 这允许CML发射机在激活状态被启动之后更快地重启数据传输。

公开(公告)号：US07215147B1

公开(公告)日：2007-05-08

申请号：US11009494

申请日：2004-12-10

申请人： Alan E. Segervall

发明人： Alan E. Segervall

IPC分类号： H03K19/0175

CPC分类号： H03K19/09432 ,  H03K19/0016

摘要： A system and method is provided for providing power managed common mode logic (CML) transmitters for use with main and auxiliary power sources. Power switch circuitry comprising two PMOS transistors switches the CML transmitter output circuit between a main power source node (VDD) and an auxiliary power source node (TXRAIL). A bias circuit biases the two PMOS transistors to place the main power source voltage on the auxiliary power source node (TXRAIL) when the value of the main power source voltage is nonzero. The bias circuit also biases the two PMOS transistors to remain off when the value of the main power source voltage on the main power source node (VDD) is zero.

摘要翻译： 提供了一种用于提供用于主电源和辅助电源的功率管理共模逻辑（CML）发射器的系统和方法。 包括两个PMOS晶体管的电源开关电路在主电源节点（VDD）和辅助电源节点（TXRAIL）之间切换CML发射器输出电路。 当主电源电压的值不为零时，偏置电路偏置两个PMOS晶体管，将主电源电压置于辅助电源节点（TXRAIL）上。 当主电源节点（VDD）上的主电源电压的值为零时，偏置电路还偏置两个PMOS晶体管以保持关断。