公开(公告)号：US20070212861A1

公开(公告)日：2007-09-13

申请号：US11308108

申请日：2006-03-07

申请人： Dureseti Chidambarrao ,  Sameer Jain ,  William Henson ,  Kern Rim

发明人： Dureseti Chidambarrao ,  Sameer Jain ,  William Henson ,  Kern Rim

IPC分类号： H01L21/425

CPC分类号： H01L21/26506 ,  H01L21/268 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/78621 ,  H01L29/78654

摘要： A sheet resistance stabilized recrystallized antimony doped region may be formed within a semiconductor substrate by annealing a corresponding antimony doped amorphized region at a temperature from about 1050° C. to about 1400° C. for a time period from about 0.1 to about 10 milliseconds. Preferably, a laser surface treatment is used. The laser surface treatment preferably uses a solid phase epitaxy. In addition, the antimony doped region may be co-doped with at least one of a phosphorus dopant and an arsenic dopant. The antimony dopant and the laser surface treatment lend sheet resistance stability that is otherwise absent when forming solely phosphorus and/or arsenic doped regions.

摘要翻译： 通过在约1050℃至约1400℃的温度下退火相应的锑掺杂非晶化区域约0.1至约10毫秒的时间，可以在半导体衬底内形成薄片电阻稳定的再结晶锑掺杂区。 优选地，使用激光表面处理。 激光表面处理优选使用固相外延。 此外，锑掺杂区域可以与磷掺杂剂和砷掺杂剂中的至少一种共掺杂。 当仅形成磷和/或砷掺杂区域时，锑掺杂剂和激光表​​面处理提供了薄片电阻稳定性，否则不存在。

公开(公告)号：US07615435B2

公开(公告)日：2009-11-10

申请号：US11830867

申请日：2007-07-31

申请人： Oleg Gluschenkov ,  Sameer Jain ,  Yaocheng Liu

发明人： Oleg Gluschenkov ,  Sameer Jain ,  Yaocheng Liu

IPC分类号： H01L21/8238

CPC分类号： H01L29/7847 ,  H01L21/26506 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： A semiconductor device and method of manufacture and, more particularly, a semiconductor device having strain films and a method of manufacture. The device includes an embedded SiGeC layer in source and drain regions of an NFET device and an embedded SiGe layer in source and drain regions of a PFET device. The PFET device is subject to compressive strain. The method includes embedding SiGe in source and drain regions of an NFET device and implanting carbon in the embedded SiGe forming an SiGeC layer in the source and drain regions of the NFET device. The SiGeC is melt laser annealed to uniformly distribute the carbon in the SiGeC layer, thereby counteracting a strain generated by the embedded SiGe.

摘要翻译： 一种半导体器件及其制造方法，特别是具有应变膜的半导体器件及其制造方法。 器件在PFET器件的源极和漏极区域中包括在NFET器件的源极和漏极区域中的嵌入的SiGeC层和嵌入的SiGe层。 PFET器件承受压应变。 该方法包括将SiGe嵌入到NFET器件的源极和漏极区域中，并且在嵌入的SiGe中注入碳，以在NFET器件的源极和漏极区域中形成SiGeC层。 将SiGeC熔融激光退火以均匀分布SiGeC层中的碳，从而抵消由嵌入的SiGe产生的应变。

公开(公告)号：US07687338B2

公开(公告)日：2010-03-30

申请号：US11950572

申请日：2007-12-05

申请人： Sameer Jain ,  Shreesh Narasimha ,  Karen A. Nummy ,  Viorel Ontalus ,  Jang H. Sim

发明人： Sameer Jain ,  Shreesh Narasimha ,  Karen A. Nummy ,  Viorel Ontalus ,  Jang H. Sim

IPC分类号： H01L21/336

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  Y10S257/90

摘要： Embodiments of the invention provide a method of forming embedded silicon germanium (eSiGe) in source and drain regions of a p-type field-effect-transistor (pFET) through a disposable spacer process; depositing a gap-filling layer directly on the eSiGe in the source and drain regions in a first process; depositing a layer of offset spacer material on top of the gap-filling layer in a second process different from the first process; etching the offset spacer material and the gap-filling layer, thus forming a set of offset spacers and exposing the eSiGe in the source and drain regions of the pFET; and finishing formation of the pFET.

摘要翻译： 本发明的实施例提供了通过一次性间隔物工艺在p型场效应晶体管（pFET）的源区和漏区中形成嵌入硅锗（eSiGe）的方法; 在第一过程中在源极和漏极区域中的eSiGe上直接沉积间隙填充层; 在与第一工艺不同的第二工艺中，在间隙填充层的顶部上沉积一层偏移间隔物材料; 蚀刻偏移间隔物材料和间隙填充层，从而形成一组偏移间隔物并暴露p​​FET的源区和漏区中的eSiGe; 并完成pFET的形成。

公开(公告)号：US20090148988A1

公开(公告)日：2009-06-11

申请号：US11950572

申请日：2007-12-05

申请人： Sameer Jain ,  Shreesh Narasimha ,  Karen A. Nummy ,  Viorel Ontalus ,  Jang H. Sim

发明人： Sameer Jain ,  Shreesh Narasimha ,  Karen A. Nummy ,  Viorel Ontalus ,  Jang H. Sim

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  Y10S257/90

摘要： Embodiments of the invention provide a method of forming embedded silicon germanium (eSiGe) in source and drain regions of a p-type field-effect-transistor (pFET) through a disposable spacer process; depositing a gap-filling layer directly on the eSiGe in the source and drain regions in a first process; depositing a layer of offset spacer material on top of the gap-filling layer in a second process different from the first process; etching the offset spacer material and the gap-filling layer, thus forming a set of offset spacers and exposing the eSiGe in the source and drain regions of the pFET; and finishing formation of the pFET.

摘要翻译： 本发明的实施例提供了通过一次性间隔物工艺在p型场效应晶体管（pFET）的源区和漏区中形成嵌入硅锗（eSiGe）的方法; 在第一过程中在源极和漏极区域中的eSiGe上直接沉积间隙填充层; 在与第一工艺不同的第二工艺中，在间隙填充层的顶部上沉积一层偏移间隔物材料; 蚀刻偏移间隔物材料和间隙填充层，从而形成一组偏移间隔物并暴露p​​FET的源区和漏区中的eSiGe; 并完成pFET的形成。