公开(公告)号：US09280474B2

公开(公告)日：2016-03-08

申请号：US13976325

申请日：2013-01-03

Applicant: Intel Corporation

Inventor： Demos Pavlou ,  Pedro Lopez ,  Mirem Hyuseinova ,  Fernando Latorre ,  Steffen Kosinski ,  Ralf Goettsche ,  Varun K. Mohandru

IPC: G06F12/08 ,  G06F12/02 ,  G06F9/06 ,  G06F9/30 ,  G06F9/345 ,  G06F9/38

CPC classification number: G06F12/0862 ,  G06F9/06 ,  G06F9/30 ,  G06F9/3455 ,  G06F9/383 ,  G06F12/02 ,  G06F2212/6026

Abstract: A system and method for adaptive data prefetching in a processor enables adaptive modification of parameters associated with a prefetch operation. A stride pattern in successive addresses of a memory operation may be detected, including determining a stride length (L). Prefetching of memory operations may be based on a prefetch address determined from a base memory address, the stride length L, and a prefetch distance (D). A number of prefetch misses may be counted at a miss prefetch count (C). Based on the value of the miss prefetch count C, the prefetch distance D may be modified. As a result of adaptive modification of the prefetch distance D, an improved rate of cache hits may be realized.

Abstract translation: 用于处理器中自适应数据预取的系统和方法使得能够对与预取操作相关联的参数进行自适应修改。 可以检测存储器操作的连续地址中的步幅图案，包括确定步幅长度（L）。 存储器操作的预取可以基于从基本存储器地址确定的预取地址，步幅长度L和预取距离（D）。 可以以错误预取计数（C）计数多个预取缺失。 基于缺省预取计数C的值，可以修改预取距离D. 作为预取距离D的自适应修改的结果，可以实现改进的高速缓存命中率。

公开(公告)号：US20150143057A1

公开(公告)日：2015-05-21

申请号：US13976325

申请日：2013-01-03

Applicant: Intel Corporation

Inventor： Demos Pavlou ,  Pedro Lopez ,  Mirem Hyuseinova ,  Fernando Latorre ,  Steffen Kosinski ,  Ralf Goettsche ,  Varun K. Mohandru

IPC: G06F12/08

CPC classification number: G06F12/0862 ,  G06F9/06 ,  G06F9/30 ,  G06F9/3455 ,  G06F9/383 ,  G06F12/02 ,  G06F2212/6026

Abstract: A system and method for adaptive data prefetching in a processor enables adaptive modification of parameters associated with a prefetch operation. A stride pattern in successive addresses of a memory operation may be detected, including determining a stride length (L). Prefetching of memory operations may be based on a prefetch address determined from a base memory address, the stride length L, and a prefetch distance (D). A number of prefetch misses may be counted at a miss prefetch count (C). Based on the value of the miss prefetch count C, the prefetch distance D may be modified. As a result of adaptive modification of the prefetch distance D, an improved rate of cache hits may be realized.

Abstract translation: 用于处理器中自适应数据预取的系统和方法使得能够对与预取操作相关联的参数进行自适应修改。 可以检测存储器操作的连续地址中的步幅图案，包括确定步幅长度（L）。 存储器操作的预取可以基于从基本存储器地址确定的预取地址，步幅长度L和预取距离（D）。 可以以错误预取计数（C）计数多个预取缺失。 基于缺省预取计数C的值，可以修改预取距离D. 作为预取距离D的自适应修改的结果，可以实现改进的高速缓存命中率。