公开(公告)号：US09760770B2

公开(公告)日：2017-09-12

申请号：US13918892

申请日：2013-06-14

申请人： Microsoft Corporation

发明人： Kenneth Hiroshi Eguro ,  Ray A. Bittner, Jr. ,  George E. Smith ,  Shawn Michael Swilley ,  Rehan Ahmed

IPC分类号： G06K9/00 ,  H04N5/33 ,  G06K9/62 ,  G06F11/30 ,  G06F3/06 ,  G06F9/30 ,  G06F12/02 ,  G06F12/00 ,  H04N13/02 ,  H04N13/00 ,  G02B27/42 ,  B29C67/00 ,  G02B5/18 ,  G02B27/44 ,  H04N5/225 ,  H04N9/04 ,  H04N17/00 ,  G01B11/25 ,  G01B11/22 ,  G06T1/60 ,  G06T7/00 ,  G06T7/586 ,  A63F13/213

CPC分类号： G06K9/00536 ,  A63F13/213 ,  B29C64/00 ,  B29C64/386 ,  G01B11/22 ,  G01B11/25 ,  G01B11/2513 ,  G01B11/2527 ,  G01B11/2545 ,  G02B5/1895 ,  G02B27/4205 ,  G02B27/4233 ,  G02B27/44 ,  G06F3/0653 ,  G06F3/0659 ,  G06F3/0683 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30127 ,  G06F11/3024 ,  G06F12/00 ,  G06F12/02 ,  G06F12/0207 ,  G06F12/0292 ,  G06K9/00201 ,  G06K9/0063 ,  G06K9/62 ,  G06T1/60 ,  G06T7/00 ,  G06T7/586 ,  G06T2207/30244 ,  H04N5/2256 ,  H04N5/33 ,  H04N5/332 ,  H04N9/045 ,  H04N13/128 ,  H04N13/239 ,  H04N13/25 ,  H04N13/254 ,  H04N13/271 ,  H04N17/002 ,  H04N2013/0081

摘要： The subject disclosure is directed towards loading parallel memories (e.g., in one or more FPGAs) with multidimensional data in an interleaved manner such that a multidimensional patch/window may be filled with corresponding data in a single parallel read of the memories. Depending on the position of the patch, the data may be rotated horizontally and/or vertically, for example, so that the data in each patch is consistently arranged in the patch regardless of from which memory each piece of data was read. Also described is leveraging dual ported memory for multiple line reads and/or loading one part of a buffer while reading from another.

公开(公告)号：US20140310496A1

公开(公告)日：2014-10-16

申请号：US13918892

申请日：2013-06-14

申请人： Microsoft Corporation

发明人： Kenneth Hiroshi Eguro ,  Ray A. Bittner, JR. ,  George E. Smith ,  Shawn Michael Swilley ,  Rehan Ahmed

IPC分类号： G06F12/02

CPC分类号： G06K9/00536 ,  A63F13/213 ,  B29C64/00 ,  B29C64/386 ,  G01B11/22 ,  G01B11/25 ,  G01B11/2513 ,  G01B11/2527 ,  G01B11/2545 ,  G02B5/1895 ,  G02B27/4205 ,  G02B27/4233 ,  G02B27/44 ,  G06F3/0653 ,  G06F3/0659 ,  G06F3/0683 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30127 ,  G06F11/3024 ,  G06F12/00 ,  G06F12/02 ,  G06F12/0207 ,  G06F12/0292 ,  G06K9/00201 ,  G06K9/0063 ,  G06K9/62 ,  G06T1/60 ,  G06T7/00 ,  G06T7/586 ,  G06T2207/30244 ,  H04N5/2256 ,  H04N5/33 ,  H04N5/332 ,  H04N9/045 ,  H04N13/128 ,  H04N13/239 ,  H04N13/25 ,  H04N13/254 ,  H04N13/271 ,  H04N17/002 ,  H04N2013/0081

摘要： The subject disclosure is directed towards loading parallel memories (e.g., in one or more FPGAs) with multidimensional data in an interleaved manner such that a multidimensional patch/window may be filled with corresponding data in a single parallel read of the memories. Depending on the position of the patch, the data may be rotated horizontally and/or vertically, for example, so that the data in each patch is consistently arranged in the patch regardless of from which memory each piece of data was read. Also described is leveraging dual ported memory for multiple line reads and/or loading one part of a buffer while reading from another.

摘要翻译： 主题公开涉及以交错方式将并行存储器（例如，在一个或多个FPGA中）加载到多维数据，使得可以在存储器的单个并行读取中用对应数据填充多维补丁/窗口。 取决于补丁的位置，数据可以水平和/或垂直地旋转，例如，使得每个补丁中的数据一致地排列在补丁中，而不管每个数据是从哪个存储器被读取的。 还描述了利用双端口存储器进行多行读取和/或加载缓冲器的一部分，同时从另一个读取。