利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

99 条记录 (耗时 0.023 秒)

    Systems and Methods for Data Detection Including Dynamic Scaling
    1.
    发明申请
    Systems and Methods for Data Detection Including Dynamic Scaling 有权
    包括动态缩放的数据检测系统和方法

    公开(公告)号：US20110167246A1

    公开(公告)日：2011-07-07

    申请号：US12651547

    申请日：2010-01-04

    申请人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Kiran Gunnam

    发明人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Kiran Gunnam

    IPC分类号： G06F9/38

    CPC分类号： H03M13/1105 ,  H03M13/2957 ,  H03M13/3961 ,  H03M13/6325 ,  H03M13/658 ,  H04L1/005 ,  H04L1/0057

    摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, a data processing system is disclosed that includes a channel detector circuit. The channel detector circuit includes a branch metric calculator circuit that is operable to receive a number of violated checks from a preceding stage, and to scale an intrinsic branch metric using a scalar selected based at least in part on the number of violated checks to yield a scaled intrinsic branch metric.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了一种包括信道检测器电路的数据处理系统。 信道检测器电路包括分支度量计算器电路，其可操作以从前一级接收多个违反的检查，并且使用至少部分地基于违反检查的数量选择的标量来缩放固有分支度量，以产生 缩放的内在分支度量。

    Systems and methods for data detection including dynamic scaling
    2.
    发明授权
    Systems and methods for data detection including dynamic scaling 有权
    用于数据检测的系统和方法，包括动态缩放

    公开(公告)号：US08683306B2

    公开(公告)日：2014-03-25

    申请号：US12651547

    申请日：2010-01-04

    申请人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Kiran Gunnam

    发明人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Kiran Gunnam

    IPC分类号： H03M13/03

    CPC分类号： H03M13/1105 ,  H03M13/2957 ,  H03M13/3961 ,  H03M13/6325 ,  H03M13/658 ,  H04L1/005 ,  H04L1/0057

    摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, a data processing system is disclosed that includes a channel detector circuit. The channel detector circuit includes a branch metric calculator circuit that is operable to receive a number of violated checks from a preceding stage, and to scale an intrinsic branch metric using a scalar selected based at least in part on the number of violated checks to yield a scaled intrinsic branch metric.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了一种包括信道检测器电路的数据处理系统。 信道检测器电路包括分支度量计算器电路，其可操作以从前一级接收多个违反的检查，并且使用至少部分地基于违反检查的数量选择的标量来缩放固有分支度量，以产生 缩放的内在分支度量。

    Systems and Methods for Low Density Parity Check Data Encoding
    5.
    发明申请
    Systems and Methods for Low Density Parity Check Data Encoding 有权
    低密度奇偶校验数据编码系统与方法

    公开(公告)号：US20110264987A1

    公开(公告)日：2011-10-27

    申请号：US12767761

    申请日：2010-04-26

    申请人： Zongwang Li ,  Kiran Gunnam ,  Shaohua Yang

    发明人： Zongwang Li ,  Kiran Gunnam ,  Shaohua Yang

    IPC分类号： H03M13/07 ,  G06F11/10 ,  H03M13/05

    CPC分类号： H03M13/118 ,  H03M13/116 ,  H03M13/611

    摘要： Various embodiments of the present invention provide systems and methods for encoding data. As an example, a data encoding circuit is disclosed that includes a first stage data encoder circuit and a second stage data encoder circuit. The first stage data encoder circuit is operable to provide a first stage output. The first stage data encoder circuit includes a first vector multiplier circuit operable to receive a data input and to multiply the data input by a first sparse matrix to yield a first interim value. The second stage encoder circuit includes a second vector multiplier circuit operable to multiply the first stage output by a second sparse matrix to yield a second interim value.

    摘要翻译： 本发明的各种实施例提供了用于编码数据的系统和方法。 作为示例，公开了包括第一级数据编码器电路和第二级数据编码器电路的数据编码电路。 第一级数据编码器电路可操作以提供第一级输出。 第一级数据编码器电路包括第一向量乘法器电路，其可操作以接收数据输入，并将输入的数据乘以第一稀疏矩阵以产生第一临时值。 第二级编码器电路包括第二矢量乘法器电路，其可操作以将第一级输出乘以第二稀疏矩阵以产生第二中间值。

    Systems and methods for low density parity check data encoding
    6.
    发明授权
    Systems and methods for low density parity check data encoding 有权
    用于低密度奇偶校验数据编码的系统和方法

    公开(公告)号：US08443249B2

    公开(公告)日：2013-05-14

    申请号：US12767761

    申请日：2010-04-26

    申请人： Zongwang Li ,  Kiran Gunnam ,  Shaohua Yang

    发明人： Zongwang Li ,  Kiran Gunnam ,  Shaohua Yang

    IPC分类号： H03M13/00

    CPC分类号： H03M13/118 ,  H03M13/116 ,  H03M13/611

    摘要： Various embodiments of the present invention provide systems and methods for encoding data. As an example, a data encoding circuit is disclosed that includes a first stage data encoder circuit and a second stage data encoder circuit. The first stage data encoder circuit is operable to provide a first stage output. The first stage data encoder circuit includes a first vector multiplier circuit operable to receive a data input and to multiply the data input by a first sparse matrix to yield a first interim value. The second stage encoder circuit includes a second vector multiplier circuit operable to multiply the first stage output by a second sparse matrix to yield a second interim value.

    摘要翻译： 本发明的各种实施例提供了用于编码数据的系统和方法。 作为示例，公开了包括第一级数据编码器电路和第二级数据编码器电路的数据编码电路。 第一级数据编码器电路可操作以提供第一级输出。 第一级数据编码器电路包括第一向量乘法器电路，其可操作以接收数据输入，并将输入的数据乘以第一稀疏矩阵以产生第一临时值。 第二级编码器电路包括第二矢量乘法器电路，其可操作以将第一级输出乘以第二稀疏矩阵以产生第二中间值。

    Systems and Methods for Quasi-Cyclic LDPC Code Production and Decoding
    8.
    发明申请
    Systems and Methods for Quasi-Cyclic LDPC Code Production and Decoding 有权
    准循环LDPC码生成和解码的系统和方法

    公开(公告)号：US20110029835A1

    公开(公告)日：2011-02-03

    申请号：US12512257

    申请日：2009-07-30

    申请人： Zongwang Li ,  Hao Zhong ,  Yang Han ,  Kiran Gunnam ,  Shaohua Yang ,  Yuan Xing Lee

    发明人： Zongwang Li ,  Hao Zhong ,  Yang Han ,  Kiran Gunnam ,  Shaohua Yang ,  Yuan Xing Lee

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/116 ,  H03M13/033 ,  H03M13/1157 ,  H04L1/005 ,  H04L1/0057

    摘要： Various embodiments of the present invention provide systems and methods for generating a parity check matrix used in data processing. As an example, a method for generating a parity check matrix including selecting a non-affiliated variable node; identifying a check node of the lowest degree; connecting a first edge of the non-affiliated variable node to the identified check node; and connecting one or more additional edges of the non-affiliated variable node to check nodes in accordance with a quasi-cyclic constraint associated with a circulant is disclosed.

    摘要翻译： 本发明的各种实施例提供用于生成在数据处理中使用的奇偶校验矩阵的系统和方法。 作为示例，生成奇偶校验矩阵的方法，包括选择非附属变量节点; 识别最低度的校验节点; 将非关联变量节点的第一边缘连接到所识别的校验节点; 并且公开了根据与循环体相关联的准循环约束将非附属变量节点的一个或多个附加边缘连接到校验节点。