公开(公告)号：US20080062773A1

公开(公告)日：2008-03-13

申请号：US11762013

申请日：2007-06-12

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C7/10

CPC分类号： G06F17/5009 ,  G06F2217/84 ,  G11C7/10 ,  G11C11/406 ,  G11C11/40618

摘要： A memory subsystem is provided including an interface circuit adapted for coupling with a plurality of memory circuits and a system. The interface circuit is operable to interface the memory circuits and the system for emulating at least one memory circuit with at least one aspect that is different from at least one aspect of at least one of the plurality of memory circuits. Such aspect includes a signal, a capacity, a timing, and/or a logical interface.

摘要翻译： 提供存储器子系统，其包括适于与多个存储器电路和系统耦合的接口电路。 接口电路可操作以使存储器电路和系统接口，用于仿真至少一个与至少一个存储器电路的至少一个方面不同的方面的存储器电路。 这种方面包括信号，容量，定时和/或逻辑接口。

公开(公告)号：US20080031072A1

公开(公告)日：2008-02-07

申请号：US11461439

申请日：2006-07-31

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C5/14

CPC分类号： G11C5/147 ,  G11C11/4074

摘要： A power saving system and method are provided. In use, at least one of a plurality of memory circuits is identified that is not currently being accesses. In response to the identification of the at least one memory circuit, a power saving operation is initiated in association with the at least one memory circuit.

摘要翻译： 提供省电系统和方法。 在使用中，识别出当前未被访问的多个存储器电路中的至少一个。 响应于所述至少一个存储器电路的识别，与所述至少一个存储器电路相关联地启动功率节省操作。

公开(公告)号：US20080025125A1

公开(公告)日：2008-01-31

申请号：US11524812

申请日：2006-09-20

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sabastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sabastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C5/14

CPC分类号： G11C5/147 ,  G11C5/025 ,  G11C11/4074

摘要： A memory circuit power management system and method are provided. An interface circuit is in communication with a plurality of memory circuits and a system. In use, the interface circuit is operable to perform a power management operation in association with only a portion of the memory circuits

摘要翻译： 提供了存储器电路电源管理系统和方法。 接口电路与多个存储器电路和系统通信。 在使用中，接口电路可操作以仅与存储器电路的一部分相关联地执行功率管理操作

公开(公告)号：US20110095783A1

公开(公告)日：2011-04-28

申请号：US12797557

申请日：2010-06-09

申请人： Philip Arnold Ferolito ,  Daniel L. Rosenband ,  David T. Wang ,  Michael John Sebastian Smith

发明人： Philip Arnold Ferolito ,  Daniel L. Rosenband ,  David T. Wang ,  Michael John Sebastian Smith

IPC分类号： H03K19/003

CPC分类号： G06F13/4086 ,  Y02D10/14 ,  Y02D10/151

摘要： Systems, methods, and apparatus, including computer program products, for providing termination resistance in a memory module are provided. An apparatus is provided that includes a plurality of memory circuits; an interface circuit operable to communicate with the plurality of memory circuits and to communicate with a memory controller; and a transmission line electrically coupling the interface circuit to a memory controller, wherein the interface circuit is operable to terminate the transmission line with a single termination resistance that is selected based on a plurality of resistance-setting commands received from the memory controller.

摘要翻译： 提供了用于在存储器模块中提供终端电阻的系统，方法和装置，包括计算机程序产品。 提供了一种包括多个存储电路的装置; 接口电路，其可操作以与所述多个存储器电路通信并与存储器控制器通信; 以及将接口电路电耦合到存储器控制器的传输线，其中所述接口电路可操作以基于从所述存储器控制器接收的多个电阻设置命令而选择的单个终端电阻终止所述传输线。

公开(公告)号：US20120206165A1

公开(公告)日：2012-08-16

申请号：US13455691

申请日：2012-04-25

申请人： Philip Arnold Ferolito ,  Daniel L. Rosenband ,  David T. Wang ,  Michael John Sebastian Smith

发明人： Philip Arnold Ferolito ,  Daniel L. Rosenband ,  David T. Wang ,  Michael John Sebastian Smith

IPC分类号： H03K19/003

CPC分类号： G06F13/4086 ,  Y02D10/14 ,  Y02D10/151

摘要： Systems, methods, and apparatus, including computer program products, for providing termination resistance in a memory module are provided. An apparatus is provided that includes a plurality of memory circuits; an interface circuit operable to communicate with the plurality of memory circuits and to communicate with a memory controller; and a transmission line electrically coupling the interface circuit to a memory controller, wherein the interface circuit is operable to terminate the transmission line with a single termination resistance that is selected based on a plurality of resistance-setting commands received from the memory controller.

摘要翻译： 提供了用于在存储器模块中提供终端电阻的系统，方法和装置，包括计算机程序产品。 提供了一种包括多个存储电路的装置; 接口电路，其可操作以与所述多个存储器电路通信并与存储器控制器通信; 以及将接口电路电耦合到存储器控制器的传输线，其中所述接口电路可操作以基于从所述存储器控制器接收的多个电阻设置命令而选择的单个终端电阻终止所述传输线。

公开(公告)号：US08169233B2

公开(公告)日：2012-05-01

申请号：US12797557

申请日：2010-06-09

申请人： Philip Arnold Ferolito ,  Daniel L. Rosenband ,  David T. Wang ,  Michael John Sebastian Smith

发明人： Philip Arnold Ferolito ,  Daniel L. Rosenband ,  David T. Wang ,  Michael John Sebastian Smith

IPC分类号： H03K17/16 ,  H03K19/003 ,  G11C11/00

CPC分类号： G06F13/4086 ,  Y02D10/14 ,  Y02D10/151

摘要： Systems, methods, and apparatus, including computer program products, for providing termination resistance in a memory module are provided. An apparatus is provided that includes a plurality of memory circuits; an interface circuit operable to communicate with the plurality of memory circuits and to communicate with a memory controller; and a transmission line electrically coupling the interface circuit to a memory controller, wherein the interface circuit is operable to terminate the transmission line with a single termination resistance that is selected based on a plurality of resistance-setting commands received from the memory controller.

摘要翻译： 提供了用于在存储器模块中提供终端电阻的系统，方法和装置，包括计算机程序产品。 提供了一种包括多个存储电路的装置; 接口电路，其可操作以与所述多个存储器电路通信并与存储器控制器通信; 以及将接口电路电耦合到存储器控制器的传输线，其中所述接口电路可操作以基于从所述存储器控制器接收的多个电阻设置命令而选择的单个终端电阻终止所述传输线。

公开(公告)号：US07981082B2

公开(公告)日：2011-07-19

申请号：US12194685

申请日：2008-08-20

申请人： David T. Wang ,  Robert P. Cousineau ,  Lori E. Lucke ,  Marwan A. Fathallah ,  John S. Ziegler

发明人： David T. Wang ,  Robert P. Cousineau ,  Lori E. Lucke ,  Marwan A. Fathallah ,  John S. Ziegler

IPC分类号： A61M1/00

CPC分类号： A61M5/16831 ,  A61M5/365 ,  G06F19/00

摘要： A method and pump that accurately senses air in a fluid delivery line pulses or activates and deactivates the air sensor(s) multiple times during the pumping phase of the fluid delivery cycle and can generate alarms based upon a single indication or a cumulative indication of air in the line. The pump can include multiple air sensors spaced along the delivery line so that the method can use the multiple signals therefrom to distinguish real moving air bubbles from false positives and/or air bubbles adhered to the inner wall of the line.

摘要翻译： 精确地感测流体输送管线中的空气的方法和泵在流体输送循环的泵送阶段期间脉冲或激活和停用空气传感器多次，并且可以基于空气的单一指示或累积指示产生报警 在线 泵可以包括沿着输送管线间隔开的多个空气传感器，使得该方法可以使用其中的多个信号来区分真实移动的气泡与粘附到管线的内壁上的假阳性和/或气泡区分开。

公开(公告)号：US4274272A

公开(公告)日：1981-06-23

申请号：US944786

申请日：1978-09-22

申请人： David T. Wang ,  Sun-Tong De

发明人： David T. Wang ,  Sun-Tong De

IPC分类号： E05B37/16

CPC分类号： E05B37/16 ,  Y10T70/5788 ,  Y10T70/7226 ,  Y10T70/7311

摘要： Mechanical digital lock operable through a series of mechanical operations actuated by the depression of digital keys comprises an intellectual combination of essential mechanisms including a plurality of keys, digital selectors, identifiers, locking means and automatic resets. The lock cannot be opened unless the predetermined digitals are sequentially depressed. Once the lock is opened, it is automatically reset. A change of combination of digitals can easily be manually effected without any tool. With its novel structure, it is highly reliable.

摘要翻译： 通过由数字按键驱动的一系列机械操作可操作的机械数字锁定包括包括多个键，数字选择器，标识符，锁定装置和自动复位的基本机构的智能组合。 除非按顺序按下预定的数字，否则无法打开锁定。 一旦锁定打开，它将自动重置。 数字组合的更改可以轻松地手动进行，无需任何工具。 凭借其新颖的结构，高度可靠。

公开(公告)号：US08687451B2

公开(公告)日：2014-04-01

申请号：US13558332

申请日：2012-07-25

申请人： David T. Wang

发明人： David T. Wang

IPC分类号： G11C7/00

CPC分类号： G11C11/4074 ,  G11C5/148 ,  G11C11/4072 ,  G11C11/4093 ,  G11C2207/2227

摘要： A method for operating a memory module device. The method can include transferring a chip select, command, and address information from a host memory controller. The host memory controller can be coupled to a memory interface device, which can be coupled to a memory module. The memory module can comprise a plurality of memory devices. The chip select, command and address information can be received at the memory interface using a command-and-address-latency (CAL) mode. Control logic can be used to initiate a power state transition from a first power state to a second power state of an input termination circuit in the memory interface device.

摘要翻译： 一种用于操作存储器模块设备的方法。 该方法可以包括从主机存储器控制器传送芯片选择，命令和地址信息。 主机存储器控制器可以耦合到存储器接口设备，其可以耦合到存储器模块。 存储器模块可以包括多个存储器件。 可以使用命令和地址延迟（CAL）模式在存储器接口处接收芯片选择，命令和地址信息。 可以使用控制逻辑来启动从存储器接口设备中的输入终端电路的第一功率状态到第二功率状态的功率状态转换。

公开(公告)号：US20130028039A1

公开(公告)日：2013-01-31

申请号：US13558332

申请日：2012-07-25

申请人： David T. Wang

发明人： David T. Wang

IPC分类号： G11C5/14

CPC分类号： G11C11/4074 ,  G11C5/148 ,  G11C11/4072 ,  G11C11/4093 ,  G11C2207/2227

摘要： A method for operating a memory module device. The method can include transferring a chip select, command, and address information from a host memory controller. The host memory controller can be coupled to a memory interface device, which can be coupled to a memory module. The memory module can comprise a plurality of memory devices. The chip select, command and address information can be received at the memory interface using a command-and-address-latency (CAL) mode. Control logic can be used to initiate a power state transition from a first power state to a second power state of an input termination circuit in the memory interface device.

摘要翻译： 一种用于操作存储器模块设备的方法。 该方法可以包括从主机存储器控制器传送芯片选择，命令和地址信息。 主机存储器控制器可以耦合到存储器接口设备，其可以耦合到存储器模块。 存储器模块可以包括多个存储器件。 可以使用命令和地址延迟（CAL）模式在存储器接口处接收芯片选择，命令和地址信息。 可以使用控制逻辑来启动从存储器接口设备中的输入终端电路的第一功率状态到第二功率状态的功率状态转换。