公开(公告)号：US4274272A

公开(公告)日：1981-06-23

申请号：US944786

申请日：1978-09-22

申请人： David T. Wang ,  Sun-Tong De

发明人： David T. Wang ,  Sun-Tong De

IPC分类号： E05B37/16

CPC分类号： E05B37/16 ,  Y10T70/5788 ,  Y10T70/7226 ,  Y10T70/7311

摘要： Mechanical digital lock operable through a series of mechanical operations actuated by the depression of digital keys comprises an intellectual combination of essential mechanisms including a plurality of keys, digital selectors, identifiers, locking means and automatic resets. The lock cannot be opened unless the predetermined digitals are sequentially depressed. Once the lock is opened, it is automatically reset. A change of combination of digitals can easily be manually effected without any tool. With its novel structure, it is highly reliable.

摘要翻译： 通过由数字按键驱动的一系列机械操作可操作的机械数字锁定包括包括多个键，数字选择器，标识符，锁定装置和自动复位的基本机构的智能组合。 除非按顺序按下预定的数字，否则无法打开锁定。 一旦锁定打开，它将自动重置。 数字组合的更改可以轻松地手动进行，无需任何工具。 凭借其新颖的结构，高度可靠。

公开(公告)号：US09727458B2

公开(公告)日：2017-08-08

申请号：US13620650

申请日：2012-09-14

申请人： David T. Wang ,  Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  Frederick Daniel Weber

发明人： David T. Wang ,  Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  Frederick Daniel Weber

IPC分类号： G06F13/00 ,  G06F12/02 ,  G06F13/42 ,  G06F13/28 ,  G11C11/406 ,  G11C11/4093

CPC分类号： G06F12/0292 ,  G06F13/28 ,  G06F13/4243 ,  G11C11/406 ,  G11C11/40618 ,  G11C11/4093 ,  Y02D10/14 ,  Y02D10/151

摘要： A memory circuit system and method are provided. An interface circuit is capable of communication with a plurality of memory circuits and a system. In use, the interface circuit is operable to translate an address associated with a command communicated between the system and the memory circuits.

公开(公告)号：US09542353B2

公开(公告)日：2017-01-10

申请号：US11929225

申请日：2007-10-30

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F13/00 ,  G06F13/42 ,  G06F13/28 ,  G11C11/406 ,  G11C11/4093

CPC分类号： G06F13/4243 ,  G06F13/28 ,  G11C11/406 ,  G11C11/40618 ,  G11C11/4093 ,  Y02D10/14 ,  Y02D10/151

摘要： A memory circuit system and method are provided. An interface circuit is capable of communication with a plurality of memory circuits and a system. In use, the interface circuit is operable to interface the memory circuits and the system for reducing command scheduling constraints of the memory circuits.

摘要翻译： 提供了一种存储器电路系统和方法。 接口电路能够与多个存储器电路和系统通信。 在使用中，接口电路可操作以连接存储器电路和系统，以减少存储器电路的命令调度约束。

公开(公告)号：US20140192583A1

公开(公告)日：2014-07-10

申请号：US14090342

申请日：2013-11-26

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastien Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastien Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C5/06

CPC分类号： G11C5/06 ,  G06F13/1694 ,  G11C7/10 ,  G11C11/4063 ,  G11C29/44 ,  G11C29/808 ,  G11C2029/0409 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2924/00014

摘要： A memory circuit system and method are provided in the context of various embodiments. In one embodiment, an interface circuit remains in communication with a plurality of memory circuits and a system. The interface circuit is operable to interface the memory circuits and the system for performing various functionality (e.g. power management, simulation/emulation, etc.).

摘要翻译： 在各种实施例的上下文中提供存储器电路系统和方法。 在一个实施例中，接口电路保持与多个存储器电路和系统通信。 接口电路可操作以将存储器电路和系统接口用于执行各种功能（例如电源管理，仿真/仿真等）。

公开(公告)号：US08710862B2

公开(公告)日：2014-04-29

申请号：US13455691

申请日：2012-04-25

申请人： Philip Arnold Ferolito ,  Daniel L. Rosenband ,  David T. Wang ,  Michael John Smith

发明人： Philip Arnold Ferolito ,  Daniel L. Rosenband ,  David T. Wang ,  Michael John Smith

IPC分类号： H03K17/16 ,  H03K19/003 ,  G11C7/10 ,  G11C8/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F13/4086 ,  Y02D10/14 ,  Y02D10/151

摘要： Systems, methods, and apparatus, including computer program products, for providing termination resistance in a memory module are provided. An apparatus is provided that includes a plurality of memory circuits; an interface circuit operable to communicate with the plurality of memory circuits and to communicate with a memory controller; and a transmission line electrically coupling the interface circuit to a memory controller, wherein the interface circuit is operable to terminate the transmission line with a single termination resistance that is selected based on a plurality of resistance-setting commands received from the memory controller.

摘要翻译： 提供了用于在存储器模块中提供终端电阻的系统，方法和装置，包括计算机程序产品。 提供了一种包括多个存储电路的装置; 接口电路，其可操作以与所述多个存储器电路通信并与存储器控制器通信; 以及将接口电路电耦合到存储器控制器的传输线，其中所述接口电路可操作以基于从所述存储器控制器接收的多个电阻设置命令而选择的单个终端电阻终止所述传输线。

公开(公告)号：US08595419B2

公开(公告)日：2013-11-26

申请号：US13182234

申请日：2011-07-13

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F12/00

CPC分类号： G11C7/1072 ,  G06F13/4243 ,  G11C7/10 ,  G11C11/406 ,  G11C11/40618 ,  Y02D10/14 ,  Y02D10/151

摘要： A memory apparatus includes multiple memory circuits and an interface circuit to present to a host system emulated memory circuits. The interface circuit includes a first component of a first type and a second component of a second type, the first component and the second component being operable to present a host-system interface to the host system and to present a memory-circuit interface to the plurality of memory circuits, in which there is a difference in at least one aspect between the host-system interface and the memory circuit interface. At least one of the first and second components is operable to identify one or more memory circuits that is not being accessed and to perform a power-saving operation on the one or more memory circuits identified as not being accessed, where the power-saving operation includes placing the memory circuits identified as not being accessed in a precharge power down mode.

摘要翻译： 存储装置包括多个存储器电路和用于向主机系统呈现仿真存储器电路的接口电路。 接口电路包括第一类型的第一组件和第二类型的第二组件，第一组件和第二组件可操作以向主机系统呈现主机系统接口并向存储器电路接口呈现存储器电路接口 多个存储器电路，其中在主机系统接口和存储器电路接口之间的至少一个方面存在差异。 第一和第二组件中的至少一个可操作以识别未被访问的一个或多个存储器电路，并且对被识别为未访问的一个或多个存储器电路进行功率保存操作，其中省电操作 包括将识别为未被访问的存储器电路放置在预充电掉电模式中。

公开(公告)号：US08280714B2

公开(公告)日：2012-10-02

申请号：US11553399

申请日：2006-10-26

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F17/50

CPC分类号： G11C11/406 ,  G11C7/10 ,  G11C11/40618

摘要： A system and method are provided including an interface circuit in communication with a plurality of memory circuits and a system. The interface circuit is operable to interface the plurality of memory circuits and the system for simulating at leas one memory circuit with at least one aspect that is different from at least one aspect of at least one of the plurality of memory circuits. The interface circuit is further operable to control refreshing of the plurality of memory circuits.

摘要翻译： 提供了一种系统和方法，包括与多个存储器电路和系统通信的接口电路。 所述接口电路可操作以使所述多个存储器电路和所述系统与至少一个不同于所述多个存储器电路中的至少一个的至少一个方面的至少一个存储器电路进行模拟。 接口电路还可操作以控制多个存储器电路的刷新。

公开(公告)号：US08154935B2

公开(公告)日：2012-04-10

申请号：US12769428

申请日：2010-04-28

申请人： Suresh Natarajan Rajan ,  Keith R Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C11/00

CPC分类号： G11C8/18 ,  G11C5/04 ,  G11C7/1066 ,  G11C8/12 ,  G11C11/406 ,  G11C11/40618 ,  G11C29/50012

摘要： A system and method are provided for delaying a signal communicated from a system to a plurality of memory circuits. Included is a component in communication with a plurality of memory circuits and a system. Such component is operable to receive a signal from the system and communicate the signal to at least one of the memory circuits after a delay. In other embodiments, the component is operable to receive a signal from at least one of the memory circuits and communicate the signal to the system after a delay.

摘要翻译： 提供了一种用于将从系统传送的信号延迟到多个存储器电路的系统和方法。 包括与多个存储器电路和系统通信的部件。 这样的组件可操作以从系统接收信号并且在延迟之后将该信号传送到至少一个存储器电路。 在其他实施例中，组件可操作以从至少一个存储器电路接收信号，并在延迟之后将该信号传送到系统。

公开(公告)号：US08112266B2

公开(公告)日：2012-02-07

申请号：US11929500

申请日：2007-10-30

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F9/455

CPC分类号： G06F17/5009 ,  G06F2217/84 ,  G11C7/10 ,  G11C11/406 ,  G11C11/40618

摘要： A memory subsystem is provided including an interface circuit adapted for coupling with a plurality of memory circuits and a system. The interface circuit is operable to interface the memory circuits and the system for emulating at least one memory circuit with at least one aspect that is different from at least one aspect of at least one of the plurality of memory circuits. Such aspect includes a signal, a capacity, a timing, and/or a logical interface.

摘要翻译： 提供存储器子系统，其包括适于与多个存储器电路和系统耦合的接口电路。 接口电路可操作以使存储器电路和系统接口，用于仿真至少一个与至少一个存储器电路的至少一个方面不同的方面的存储器电路。 这种方面包括信号，容量，定时和/或逻辑接口。

公开(公告)号：US08041881B2

公开(公告)日：2011-10-18

申请号：US11762010

申请日：2007-06-12

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F12/00

CPC分类号： G11C7/1072 ,  G06F13/4243 ,  G11C7/10 ,  G11C11/406 ,  G11C11/40618 ,  Y02D10/14 ,  Y02D10/151

摘要： A memory subsystem is provided including an interface circuit adapted for communication with a system and a majority of address or control signals of a first number of memory circuits. The interface circuit includes emulation logic for emulating at least one memory circuit of a second number.

摘要翻译： 提供了存储器子系统，其包括适于与系统通信的接口电路和第一数量的存储器电路的多数地址或控制信号。 接口电路包括用于模拟第二数量的至少一个存储器电路的仿真逻辑。