公开(公告)号：US07181383B1

公开(公告)日：2007-02-20

申请号：US10724277

申请日：2003-11-26

申请人： Bruce W. McGaughy ,  Prashant Karhade ,  Jaideep Muhkerjee ,  Jun Kong

发明人： Bruce W. McGaughy ,  Prashant Karhade ,  Jaideep Muhkerjee ,  Jun Kong

IPC分类号： G06F17/50

CPC分类号： G06F17/5036

摘要： A system for simulating a circuit having hierarchical data structure includes a simulator module having one or more computer programs for 1) creating a static database in accordance with a netlist description of the circuit, where the static database contains topology information of the circuit; 2) selecting a group circuit for simulation, where the group circuit contains one or more leaf circuits selected from the first branch and the second branch; 3) creating a dynamic database for representing the group circuit, where the dynamic database includes references to the static database for fetching topology information dynamically during simulation; and 4) simulating the group circuit in accordance with the dynamic database. Since the system duplicates and reproduces only the relevant dynamic information when necessary, the disclosed circuit simulator uses less memory and produces better performance.

摘要翻译： 一种用于模拟具有分层数据结构的电路的系统，包括具有一个或多个计算机程序的模拟器模块，用于1）根据电路的网表描述创建静态数据库，其中静态数据库包含电路的拓扑信息; 2）选择用于模拟的组电路，其中组电路包含从第一分支和第二分支选择的一个或多个叶子电路; 3）创建用于表示组电路的动态数据库，其中动态数据库包括对静态数据库的引用，用于在模拟期间动态地获取拓扑信息; 和4）根据动态数据库模拟组电路。 由于该系统在必要时仅复制并再现相关的动态信息，因此所公开的电路模拟器使用较少的存储器并产生更好的性能。

公开(公告)号：US06928626B1

公开(公告)日：2005-08-09

申请号：US10313061

申请日：2002-12-06

申请人： Bruce W. McGaughy ,  Jun Qian ,  Jun Kong

发明人： Bruce W. McGaughy ,  Jun Qian ,  Jun Kong

IPC分类号： G06F17/50

CPC分类号： G06F17/5036

摘要： The present invention relates generally to the field of design automation. More particularly, the present invention relates to a system and method for the modeling of circuit components for use by a simulator. The present invention includes a model of a circuit component having a plurality of properties that depend on at least two variables comprising: a space defined by the two or more variables; a partition of said space comprising a plurality of regions wherein at least two of the properties share said partition; and at least one definition representing at least one of the properties in at least one of the regions.

摘要翻译： 本发明一般涉及设计自动化领域。 更具体地，本发明涉及一种用于由模拟器使用的电路部件建模的系统和方法。 本发明包括具有依赖于至少两个变量的多个属性的电路组件的模型，包括：由两个或多个变量定义的空间; 所述空间的分区包括多个区域，其中所述属性中的至少两个共享所述分区; 以及表示至少一个区域中的至少一个属性的至少一个定义。

公开(公告)号：US20070106926A1

公开(公告)日：2007-05-10

申请号：US11584665

申请日：2006-10-23

申请人： Jeong-sang Lee ,  Jun Kong

发明人： Jeong-sang Lee ,  Jun Kong

IPC分类号： H03M13/03

CPC分类号： H03M13/4107 ,  H03M13/41 ,  H03M13/4169 ,  H03M13/6502 ,  H03M13/6561

摘要： Disclosed are a Viterbi decoding method and apparatus for high speed data transmissions. Branch metric is used with data inputted from a Viterbi decoder used in a communication system, and, when current state metric is used for addition, comparison, and selection, the selection operation is performed after simultaneous addition and comparison operations are performed, so that a faster decoding processing speed is obtained. The decoding process is carried out at a high speed with the addition and comparison operations carried out simultaneously, thereby preventing the increase of power consumption.

摘要翻译： 公开了用于高速数据传输的维特比解码方法和装置。 分支度量用于从在通信系统中使用的维特比解码器输入的数据，并且当使用当前状态度量进行加法，比较和选择时，在执行同时加法和比较操作之后执行选择操作，使得 获得更快的解码处理速度。 解码处理通过同时进行的加法和比较操作以高速进行，从而防止功耗的增加。

公开(公告)号：US20070044051A1

公开(公告)日：2007-02-22

申请号：US11206714

申请日：2005-08-17

申请人： Bruce McGaughy ,  Jun Kong

发明人： Bruce McGaughy ,  Jun Kong

IPC分类号： G06F17/50

CPC分类号： G06F17/5036 ,  G06F17/504

摘要： System and method for validating a circuit for simulation are disclosed. The system includes at least one processing unit for executing computer programs, a graphical user interface for viewing representations of the circuit on a display, a memory for storing information of the circuit, and logic for representing the circuit in a hierarchical data structure, where the hierarchical data structure has a plurality of subcircuits arranged in a connected graph, and where each subcircuit has circuit elements and one or more input and output ports. The system further includes logic for traversing the hierarchical data structure in a bottom-up fashion, logic for recording input port to output port (port-to-port) properties of the subcircuits in the hierarchical data structure, logic for traversing the hierarchical data structure in a top-down fashion, and logic for identifying illegal port paths using the port-to-port properties of the subcircuits.

摘要翻译： 公开了用于验证用于模拟的电路的系统和方法。 该系统包括用于执行计算机程序的至少一个处理单元，用于查看显示器上的电路的表示的图形用户界面，用于存储电路的信息的存储器和用于以分层数据结构表示电路的逻辑，其中 分层数据结构具有布置在连接图中的多个子电路，并且其中每个子电路具有电路元件和一个或多个输入和输出端口。 该系统还包括用于以自下而上的方式遍历分级数据结构的逻辑，用于将输入端口记录到分级数据结构中的子电路的输出端口（端口到端口）特性的逻辑，用于遍历分层数据结构的逻辑 以自顶向下的方式，以及使用子电路的端口到端口属性来识别非法端口路径的逻辑。