公开(公告)号：US06210994B1

公开(公告)日：2001-04-03

申请号：US09534675

申请日：2000-03-24

申请人： Camilla Calegari ,  Anna Carrara ,  Lorenzo Fratin ,  Carlo Riva

发明人： Camilla Calegari ,  Anna Carrara ,  Lorenzo Fratin ,  Carlo Riva

IPC分类号： H01L2131

CPC分类号： H01L23/564 ,  H01L23/3171 ,  H01L23/5329 ,  H01L2924/0002 ,  Y10S438/958 ,  H01L2924/00

摘要： A process for the formation of a device edge morphological structure for protecting and sealing peripherally an electronic circuit integrated in a major surface of a substrate of semiconductor material. The electronic circuit is of the type that calls for formation above the major surface of at least one dielectric multilayer. The dielectric multilayer includes a layer of amorphous planarizing material having a continuous portion extending between two contiguous areas with a more internal first area and a more external second area in the morphological structure. The device edge morphological structure includes in the substrate an excavation on the side of the major surface at the more internal first area of the morphological structure in a zone in which is present the continuous portion of the dielectric multilayer.

摘要翻译： 一种用于形成器件边缘形态结构的方法，用于在半导体材料的衬底的主表面周围保护和密封电子电路。 电子电路是要求在至少一个电介质多层的主表面上形成的类型的电路。 电介质多层包括一层无定形平面化材料，其具有连续部分，该连续部分在形状结构中具有更内部的第一区域和更外部的第二区域的两个连续区域之间延伸。 设备边缘形态结构包括在基底中的形状结构的更内部的第一区域的主表面侧的开口，其中存在电介质多层的连续部分的区域。

公开(公告)号：US5712814A

公开(公告)日：1998-01-27

申请号：US503303

申请日：1995-07-18

申请人： Lorenzo Fratin ,  Leonardo Ravazzi ,  Carlo Riva

发明人： Lorenzo Fratin ,  Leonardo Ravazzi ,  Carlo Riva

IPC分类号： H01L21/8247 ,  H01L21/336 ,  H01L27/115 ,  H01L29/10 ,  H01L29/788 ,  H01L29/792 ,  G11C13/00

CPC分类号： H01L29/66825 ,  H01L29/1045 ,  H01L29/7881

摘要： A nonvolatile memory having a cell comprising an N.sup.+ type source region and drain region embedded in a P.sup.- type substrate and surrounded by respective P-pockets. The drain and source P-pockets are formed in two different high-angle boron implantation steps designed to optimize implantation energy and dosage for ensuring scalability of the cell and avoiding impairment of the snap-back voltage. The resulting cell also presents a higher breakdown voltage as compared with known cells.

摘要翻译： 一种非易失性存储器，具有包含N +型源极区域和漏极区域的单元，该单元嵌入在P-型衬底中并被各个P口包围。 漏极和源极P型穴形成在两个不同的高角度硼注入步骤中，其设计用于优化植入能量和剂量，以确保电池的可扩展性并避免对回跳电压的损害。 所得到的电池与已知电池相比也具有更高的击穿电压。