-
公开(公告)号：US08219946B1
公开(公告)日：2012-07-10
申请号：US12835638
申请日：2010-07-13
IPC分类号： G06F17/50
CPC分类号： G06F17/505 , G06F2217/78
摘要： In one embodiment, a method is provided for generating clock gating circuitry for a circuit design model. A Boolean expression of path sensitization is determined for each gate element in the netlist of a circuit design. For each gate element, a conjunction of the Boolean expression of the path sensitization and a Boolean expression of a disjunction of the observability conditions of one or more subsequent gates is determined to produce an intermediate Boolean expression. Intermediate Boolean expressions are backward retimed to produce the respective Boolean expression of the observability conditions of the each gate element. Clock gating circuits that implement the respective Boolean expression of the observability conditions of one or more of the plurality of interconnected gate elements are generated and incorporated into the circuit design model.
摘要翻译： 在一个实施例中，提供了一种用于产生用于电路设计模型的时钟选通电路的方法。 确定电路设计网表中每个门元件的路径敏感度的布尔表达式。 对于每个门元件，确定路径敏化的布尔表达式与一个或多个后续门的可观察性条件的分离的布尔表达式的结合以产生中间布尔表达式。 中间布尔表达式被反向重新定时以产生每个门元件的可观察性条件的各自的布尔表达式。 实现实现多个互连门元件中的一个或多个的可观察性条件的相应布尔表达式的时钟选通电路被生成并并入电路设计模型中。
-
12.发明授权Method and apparatus for providing internal table extensibility based on product configuration 失效基于产品配置提供内部表可扩展性的方法和装置公开(公告)号：US07471682B2
公开(公告)日：2008-12-30
申请号：US10687789
申请日：2003-10-17
IPC分类号： H04L12/56
CPC分类号： H04L41/0816
摘要： A configurable lookup table system including a first controller coupled to a first lookup table and a second controller coupled to a second lookup table is disclosed. The first controller configures the first lookup table for a first type lookup, which can be a Layer 2 or Media Access Control (MAC) type. The second controller configures the second lookup table based on a mode determination. If in a first mode, the second lookup table can be configured for a second type lookup, which can be a Layer 3 or Internet Protocol (IP) type. If in a second mode, the second lookup table can be configured for the first type lookup. This approach provides an efficient scheme for controlling and using multiple internal lookup tables for a variety of product configurations.
摘要翻译： 公开了一种可配置的查找表系统，其包括耦合到第一查找表的第一控制器和耦合到第二查找表的第二控制器。 第一个控制器为第一个类型查找配置第一个查找表，它可以是第二层或介质访问控制（MAC）类型。 第二控制器基于模式确定来配置第二查找表。 如果在第一模式中，可以将第二查找表配置为第二类型查找，其可以是第3层或互联网协议（IP）类型。 如果在第二模式中，可以为第一类型查找配置第二查找表。 这种方法提供了一种用于控制和使用多种内部查找表用于各种产品配置的有效方案。
-
公开(公告)号：US20050083927A1
公开(公告)日：2005-04-21
申请号：US10687786
申请日：2003-10-17
申请人： Wei-han Lien , Brian Yang , Sridhar Subramanian
发明人： Wei-han Lien , Brian Yang , Sridhar Subramanian
IPC分类号： H04L12/56
CPC分类号： H04L47/2441 , H04L45/00 , H04L45/16 , H04L45/60 , H04L47/15 , H04L49/90 , H04L49/901
摘要： A packet transmit queue control system including a first data structure, a second data structure, a packet controller, and a port transmit controller is disclosed. The first data structure can include a plurality of linked-list data structures and can store unicast type packet pointers. The second data structure can include a plurality of first-in first-out (FIFO) structures and can store multicast type packet pointers. The packet controller can receive a first sequence of unicast and/or multicast type packets. The port transmit controller can provide a second sequence of the unicast and/or multicast type packets. Further, each of the plurality of FIFO structures can correspond to an output port of the system.
摘要翻译： 公开了包括第一数据结构，第二数据结构，分组控制器和端口发送控制器的分组发送队列控制系统。 第一数据结构可以包括多个链表列表数据结构，并且可以存储单播类型分组指针。 第二数据结构可以包括多个先进先出（FIFO）结构，并且可以存储多播类型分组指针。 分组控制器可以接收单播和/或多播类型分组的第一序列。 端口发送控制器可以提供单播和/或多播类型分组的第二序列。 此外，多个FIFO结构中的每一个可以对应于系统的输出端口。
-
公开(公告)号：US08743653B1
公开(公告)日：2014-06-03
申请号：US13528620
申请日：2012-06-20
IPC分类号： G11C7/22 , G11C7/10 , G11C11/4076
CPC分类号： G11C7/22 , G11C7/1051 , G11C7/1063 , G11C7/1072 , G11C7/222 , G11C11/4076
摘要： A circuit can include address evaluation circuitry coupled to an address bus of a memory and configured to generate a first control signal responsive to determining that an address on the address bus has not changed for a current clock cycle from a previous clock cycle. The circuit can include write enable evaluation circuitry coupled to the memory and configured to generate a second control signal responsive to determining that a write enable signal of the memory is de-asserted for the current clock cycle and for the previous clock cycle. The circuit can include clock enable circuitry coupled to a clock enable port of the memory and configured to generate a clock enable signal to the clock enable port of the memory responsive to the first control signal and the second control signal.
摘要翻译： 电路可以包括耦合到存储器的地址总线的地址评估电路，并被配置为响应于确定地址总线上的地址对于从前一个时钟周期的当前时钟周期没有改变来产生第一控制信号。 电路可以包括耦合到存储器并被配置为产生第二控制信号的写入使能评估电路，其响应于确定存储器的写使能信号对于当前时钟周期和先前的时钟周期被取消置位。 电路可以包括耦合到存储器的时钟使能端口的时钟使能电路，并被配置为响应于第一控制信号和第二控制信号而将时钟使能信号产生到存储器的时钟使能端口。
-
15.发明申请Method and apparatus for providing internal table extensibility based on product configuration 失效基于产品配置提供内部表可扩展性的方法和装置公开(公告)号：US20050083945A1
公开(公告)日：2005-04-21
申请号：US10687789
申请日：2003-10-17
申请人： Gaurav Singh , Ali Kani , Kiran Kattel , Sridhar Subramanian , Brian Yang
发明人： Gaurav Singh , Ali Kani , Kiran Kattel , Sridhar Subramanian , Brian Yang
CPC分类号： H04L41/0816
摘要： A configurable lookup table system including a first controller coupled to a first lookup table and a second controller coupled to a second lookup table is disclosed. The first controller configures the first lookup table for a first type lookup, which can be a Layer 2 or Media Access Control (MAC) type. The second controller configures the second lookup table based on a mode determination. If in a first mode, the second lookup table can be configured for a second type lookup, which can be a Layer 3 or Internet Protocol (IP) type. If in a second mode, the second lookup table can be configured for the first type lookup. This approach provides an efficient scheme for controlling and using multiple internal lookup tables for a variety of product configurations.
摘要翻译： 公开了一种可配置的查找表系统，其包括耦合到第一查找表的第一控制器和耦合到第二查找表的第二控制器。 第一个控制器为第一个类型查找配置第一个查找表，它可以是第二层或介质访问控制（MAC）类型。 第二控制器基于模式确定来配置第二查找表。 如果在第一模式中，可以将第二查找表配置为第二类型查找，其可以是第3层或互联网协议（IP）类型。 如果在第二模式中，可以为第一类型查找配置第二查找表。 这种方法提供了一种用于控制和使用多种内部查找表用于各种产品配置的有效方案。
-
公开(公告)号：US08423935B1
公开(公告)日：2013-04-16
申请号：US13035767
申请日：2011-02-25
IPC分类号： G06F17/50
CPC分类号： G06F17/504 , G06F2217/62 , G06F2217/78 , G06F2217/84
摘要： One embodiment of a method for verifying functional equivalency between a design of an integrated circuit and a corresponding clock-gated design utilizing output-based clock gating includes selecting a first one of a first plurality of internal state elements in the design and a corresponding first one of a second plurality of internal state elements in the clock-gated design, wherein an input to the first one of the first plurality of internal state elements serves as a first comparison point and an input to the corresponding first one of the second plurality of internal state elements serves as a second comparison point, and the design is to be compared against the clock-gated design at the first comparison point and the second comparison point and generating a test bench that identifies the first comparison point and the second comparison point as a set of comparison points.
摘要翻译： 用于验证集成电路的设计和使用基于输出的时钟门控的对应时钟门控设计之间的功能等同性的方法的一个实施例包括选择设计中的第一多个内部状态元素中的第一个和相应的第一个 在时钟门控设计中的第二多个内部状态元件的第一多个内部状态元件中的第一多个内部状态元件的输入到第一多个内部状态元素中的第一个内部状态元素的输入， 状态元素用作第二比较点，并且将设计与第一比较点和第二比较点处的时钟门控设计进行比较，并且生成将第一比较点和第二比较点识别为的测试台 一套比较点。
-
公开(公告)号：US07586911B2
公开(公告)日：2009-09-08
申请号：US10687786
申请日：2003-10-17
IPC分类号： H04L12/56
CPC分类号： H04L47/2441 , H04L45/00 , H04L45/16 , H04L45/60 , H04L47/15 , H04L49/90 , H04L49/901
摘要： A packet transmit queue control system including a first data structure, a second data structure, a packet controller, and a port transmit controller is disclosed. The first data structure can include a plurality of linked-list data structures and can store unicast type packet pointers. The second data structure can include a plurality of first-in first-out (FIFO) structures and can store multicast type packet pointers. The packet controller can receive a first sequence of unicast and/or multicast type packets. The port transmit controller can provide a second sequence of the unicast and/or multicast type packets. Further, each of the plurality of FIFO structures can correspond to an output port of the system.
摘要翻译： 公开了包括第一数据结构，第二数据结构，分组控制器和端口发送控制器的分组发送队列控制系统。 第一数据结构可以包括多个链表列表数据结构，并且可以存储单播类型分组指针。 第二数据结构可以包括多个先进先出（FIFO）结构，并且可以存储多播类型分组指针。 分组控制器可以接收单播和/或多播类型分组的第一序列。 端口发送控制器可以提供单播和/或多播类型分组的第二序列。 此外，多个FIFO结构中的每一个可以对应于系统的输出端口。
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.028 秒)
