公开(公告)号：US08497694B2

公开(公告)日：2013-07-30

申请号：US12703233

申请日：2010-02-10

申请人： Lew Chua-Eoan ,  Boris Andreev ,  Christopher Phan ,  Amirali Shayan ,  Xiaohua Kong ,  Mikhail Popovich ,  Mauricio Calle ,  IK-Joon Chang

发明人： Lew Chua-Eoan ,  Boris Andreev ,  Christopher Phan ,  Amirali Shayan ,  Xiaohua Kong ,  Mikhail Popovich ,  Mauricio Calle ,  IK-Joon Chang

IPC分类号： G01R31/36 ,  G01R31/3187

CPC分类号： G01R31/31721 ,  G01R29/26

摘要： An on-chip sensor measures dynamic power supply noise, such as voltage droop, on a semiconductor chip. In-situ logic is employed, which is sensitive to noise present on the power supply of functional logic of the chip. Exemplary functional logic includes a microprocessor, adder, and/or other functional logic of the chip. The in-situ logic performs some operation, and the amount of time required for performing that operation (i.e., the operational delay) is sensitive to noise present on the power supply. Thus, by evaluating the operational delay of the in-situ logic, the amount of noise present on the power supply can be measured.

摘要翻译： 片上传感器测量半导体芯片上的动态电源噪声，如电压下降。 采用原位逻辑，对芯片功能逻辑电源上存在的噪声敏感。 示例性功能逻辑包括芯片的微处理器，加法器和/或其他功能逻辑。 原位逻辑执行一些操作，并且执行该操作所需的时间量（即，操作延迟）对电源上存在的噪声敏感。 因此，通过评估原位逻辑的操作延迟，可以测量电源上存在的噪声量。

公开(公告)号：US08258812B2

公开(公告)日：2012-09-04

申请号：US13079068

申请日：2011-04-04

申请人： Lew Chua-Eoan ,  Matthew Nowak ,  Seung Kang

发明人： Lew Chua-Eoan ,  Matthew Nowak ,  Seung Kang

IPC分类号： G06F7/38 ,  H03K19/177

CPC分类号： H03K19/17748 ,  G11C11/161 ,  G11C11/165 ,  H03K19/17736 ,  H03K19/1778

摘要： Systems, circuits and methods for software programmable logic using Spin Transfer Torque Magnetoresistive Random Access Memory (STT-MRAM) technology are disclosed. Magnetic tunnel junction (MTJ) storage elements can be formed into input planes and output planes. The input planes and output planes can be coupled together to form complex arrays that allow for the realization of logic functions.

摘要翻译： 公开了使用旋转转矩磁阻随机存取存储器（STT-MRAM）技术的软件可编程逻辑的系统，电路和方法。 磁隧道结（MTJ）存储元件可以形成输入平面和输出平面。 输入平面和输出平面可以耦合在一起，形成允许实现逻辑功能的复杂阵列。

公开(公告)号：US07961502B2

公开(公告)日：2011-06-14

申请号：US12328042

申请日：2008-12-04

申请人： Lew Chua-Eoan

发明人： Lew Chua-Eoan

IPC分类号： G11C7/00

CPC分类号： G11C11/16 ,  G11C11/005 ,  G11C14/0081

摘要： Electronic circuits use latches including a magnetic tunnel junction (MTJ) structure and logic circuitry arranged to produce a selective state in the MTJ structure. Because the selective state is maintained magnetically, the state of the latch or electronic circuit can be maintained even while power is removed from the electronic device.

摘要翻译： 电子电路使用包括磁性隧道结（MTJ）结构的锁存器和布置成在MTJ结构中产生选择状态的逻辑电路。 由于选择状态是以磁性方式保持的，所以即使从电子设备移除电力，也可以保持闩锁或电子电路的状态。

公开(公告)号：US20080022173A1

公开(公告)日：2008-01-24

申请号：US11764137

申请日：2007-06-15

申请人： Lew Chua-Eoan ,  Era Nangia

发明人： Lew Chua-Eoan ,  Era Nangia

IPC分类号： G01R31/28

CPC分类号： G01R31/318544 ,  G01R31/318536 ,  G01R31/318541

摘要： A full-scan latch is provided that may be used to incorporate design for test functionality in an integrated circuit. The full-scan latch includes a shadow latch, a multiplexer, and a slave latch. The full-scan latch has a test mode and a normal mode. When in the normal mode, the device operates as a transparent latch, passing a data input to its output. When in test mode, the device is operable to pass scan data down a scan chain and to inject scan data into the data path.

摘要翻译： 提供了全扫描锁存器，可以将其用于集成电路中的测试功能的设计。 全扫描锁存器包括阴影锁存器，复用器和从锁存器。 全扫描锁存器具有测试模式和正常模式。 当处于正常模式时，器件作为透明锁存器工作，将数据输入传送到其输出端。 当处于测试模式时，该设备可操作地将扫描数据沿着扫描链传递并将扫描数据注入到数据路径中。

公开(公告)号：US07246287B1

公开(公告)日：2007-07-17

申请号：US10255107

申请日：2002-09-26

申请人： Lew Chua-Eoan ,  Era Kasturia Nangia

发明人： Lew Chua-Eoan ,  Era Kasturia Nangia

IPC分类号： G01R31/28

CPC分类号： G01R31/318544 ,  G01R31/318536 ,  G01R31/318541

摘要： A full-scan latch is provided that may be used to incorporate design for test functionality in an integrated circuit. The full-scan latch includes a shadow latch, a multiplexer, and a slave latch. The full-scan latch has a test mode and a normal mode. When in the normal mode, the device operates as a transparent latch, passing a data input to its output. When in test mode, the device is operable to pass scan data down a scan chain and to inject scan data into the data path.

摘要翻译： 提供了全扫描锁存器，可以将其用于集成电路中的测试功能的设计。 全扫描锁存器包括阴影锁存器，复用器和从锁存器。 全扫描锁存器具有测试模式和正常模式。 当处于正常模式时，器件作为透明锁存器工作，将数据输入传送到其输出端。 当处于测试模式时，该设备可操作地将扫描数据沿着扫描链传递并将扫描数据注入到数据路径中。

公开(公告)号：US20060184808A1

公开(公告)日：2006-08-17

申请号：US11228912

申请日：2005-09-16

申请人： Lew Chua-Eoan ,  Matthew Severson ,  Sorin Dobre ,  Tsvetornir Petrov ,  Rajat Goel

发明人： Lew Chua-Eoan ,  Matthew Severson ,  Sorin Dobre ,  Tsvetornir Petrov ,  Rajat Goel

IPC分类号： G06F1/26

CPC分类号： G06F1/3203 ,  G06F1/3287 ,  Y02D10/171

摘要： An integrated circuit includes multiple power domains. Supply current switch circuits (SCSCs) are distributed across each power domain. When a signal is present on a control node within a SCSC, the SCSC couples a local supply bus of the power domain to a global supply bus. An enable signal path extends through the SCSCs so that an enable signal can be propagated down a chain of SCSCs from control node to control node, thereby turning the SCSCs on one by one. When the domain is to be powered up, a control circuit asserts an enable signal that propagates down a first chain of SCSCs. After a programmable amount of time, the control circuit asserts a second enable signal that propagates down a second chain. By spreading the turning on of SCSCs over time, large currents that would otherwise be associated with coupling the local and global buses together are avoided.

摘要翻译： 集成电路包括多个电源域。 电源电流开关电路（SCSC）分布在每个电源域上。 当SCSC中的控制节点上存在信号时，SCSC将电源域的本地电源总线耦合到全局电源总线。 使能信号路径延伸穿过SCSC，使得使能信号可以从SCSC链从传播控制节点传播到控制节点，从而逐个转换SCSC。 当域要加电时，控制电路断言使第一链SCSC向下传播的使能信号。 在可编程的时间量之后，控制电路断言向下传播第二链的第二使能信号。 通过随着时间推移SCSC的接通，避免了将局部和全局总线连接在一起的大电流。