公开(公告)号：US20060289900A1

公开(公告)日：2006-12-28

申请号：US11165282

申请日：2005-06-23

申请人： Sunderraj Thirupapuliyur ,  Faran Nouri ,  Lori Washington

发明人： Sunderraj Thirupapuliyur ,  Faran Nouri ,  Lori Washington

IPC分类号： H01L27/20

CPC分类号： H01L29/7843 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/7848

摘要： Methods are provided for manufacturing transistors and altering the stress in the channel region of a single transistor. One or more parameters that are effect stress in the channel region are altered for a single transistor to increase or decrease the channel stress in PMOS and NMOS transistors.

摘要翻译： 提供了用于制造晶体管并改变单个晶体管的沟道区域中的应力的方法。 对于单个晶体管，在沟道区域中影响应力的一个或多个参数被改变以增加或减小PMOS和NMOS晶体管中的沟道应力。

公开(公告)号：US08105908B2

公开(公告)日：2012-01-31

申请号：US11165282

申请日：2005-06-23

申请人： Sunderraj Thirupapuliyur ,  Faran Nouri ,  Lori Washington

发明人： Sunderraj Thirupapuliyur ,  Faran Nouri ,  Lori Washington

IPC分类号： H01L21/336

CPC分类号： H01L29/7843 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/7848

摘要： Methods are provided for manufacturing transistors and altering the stress in the channel region of a single transistor. One or more parameters that are effect stress in the channel region are altered for a single transistor to increase or decrease the channel stress in PMOS and NMOS transistors.

摘要翻译： 提供了用于制造晶体管并改变单个晶体管的沟道区域中的应力的方法。 对于单个晶体管，在沟道区域中影响应力的一个或多个参数被改变以增加或减小PMOS和NMOS晶体管中的沟道应力。

公开(公告)号：US20050287752A1

公开(公告)日：2005-12-29

申请号：US11123588

申请日：2005-05-06

申请人： Faran Nouri ,  Lori Washington ,  Victor Moroz

发明人： Faran Nouri ,  Lori Washington ,  Victor Moroz

IPC分类号： H01L21/336 ,  H01L29/165

CPC分类号： H01L29/66636 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/7848

摘要： Methods are provided for depositing materials in forming semiconductor devices on a substrate, such as metal oxide transistors. In one embodiment, the invention generally provides a method of processing a substrate including forming a gate dielectric on a substrate having a first conductivity, forming a gate electrode on the gate dielectric, forming a first pair of sidewall spacers along laterally opposite sidewalls of the gate electrode, etching a pair of source/drain region definitions on opposite sides of the electrode, depositing a silicon-germanium material selectively in the source/drain region definitions, and implanting a dopant in the deposited silicon-germanium material to form a source/drain region having a second conductivity.

摘要翻译： 提供了用于在诸如金属氧化物晶体管的衬底上形成半导体器件中沉积材料的方法。 在一个实施例中，本发明通常提供一种处理衬底的方法，包括在具有第一导电性的衬底上形成栅极电介质，在栅极电介质上形成栅电极，在栅极的横向相对的侧壁上形成第一对侧壁间隔物 在电极的相对侧蚀刻一对源/漏区定义，在源/漏区定义中选择性地沉积硅 - 锗材料，以及在沉积的硅 - 锗材料中注入掺杂剂以形成源极/漏极 区域具有第二导电性。