公开(公告)号：US6061813A

公开(公告)日：2000-05-09

申请号：US125312

申请日：1998-08-13

申请人： Masaru Goishi

发明人： Masaru Goishi

IPC分类号： G01R31/28 ,  G01R31/3193 ,  G11C29/00 ,  G11C29/44 ,  G11C29/56

CPC分类号： G11C29/003 ,  G01R31/31935 ,  G11C29/56 ,  G11C29/44

摘要： In a memory testing apparatus capable of testing both memories of a parallel input/parallel output type and a serial input/serial output type, in case of testing the serial input/serial output type memory, failure data in read out data serially outputted from the memory are separated in bit by bit basis and are stored in a failure analysis memory at different time points in the time axis so that a failure bit position can be specified. A failure multiplexer 14 for selecting and taking out outputs from a terminal of a memory under test 10 is provided in the output side of a logical comparator 13, and a bit selector 17 is provided between the failure multiplexer and a failure analysis memory 15. When a memory under test of serial input/serial output type is tested, a serial failure data outputted from the failure multiplexer is separated by the bit selector in bit by bit basis and are supplied to the failure analysis memory at different time points in the time axis, thereby to store failure bit positions in the failure analysis memory.

摘要翻译： PCT No.PCT / JP97 / 04720 Sec。 371日期1998年8月13日 102（e）日期1998年8月13日PCT 1997年12月19日PCT公布。 第WO98 / 27556号公报 日期1998年6月25日在能够测试并行输入/并行输出类型和串行输入/串行输出类型的两个存储器的存储器测试装置中，在测试串行输入/串行输出类型存储器的情况下，读出中的故障数据 从存储器串行输出的数据被逐位分离，并且在时间轴的不同时间点存储在故障分析存储器中，从而可以指定故障位位置。 在逻辑比较器13的输出侧设置有用于从被测试存储器10的端子选择和取出输出的故障多路复用器14，并且在故障多路复用器和故障分析存储器15之间提供位选择器17.当 测试了串行输入/串行输出类型的测试存储器，从故障多路复用器输出的串行故障数据被位选择器逐位分隔，并在时间轴上的不同时间点提供给故障分析存储器 从而在故障分析存储器中存储故障位位置。