公开(公告)号：US07353365B2

公开(公告)日：2008-04-01

申请号：US10953887

申请日：2004-09-29

申请人： Shubhendu S. Mukherjee ,  Joel S. Emer ,  Steven K. Reinhardt ,  Christopher T. Weaver

发明人： Shubhendu S. Mukherjee ,  Joel S. Emer ,  Steven K. Reinhardt ,  Christopher T. Weaver

IPC分类号： G06F9/318

CPC分类号： G06F11/1494 ,  G06F11/1695

摘要： A method and apparatus for a checker instruction in a redundant multithreading environment is described. In one embodiment, when RMT requires, a processor may issue a checker instruction in both a leading thread and a trailing thread. The checker instruction may travel down individual pipelines for each thread independently until it reaches a buffer at the end of each pipeline. Then, prior to committing the checker instruction, the checker instruction looks for its counterpart and does a comparison of the instructions. If the checker instructions match, the checker instructions commit and retires otherwise an error is declared.

摘要翻译： 描述用于冗余多线程环境中的检查指令的方法和装置。 在一个实施例中，当RMT需要时，处理器可以在前导线程和后退线程中发出校验指令。 检查器指令可以独立地沿着每个线程的各个管道下行，直到它到达每个管道末端的缓冲区。 然后，在提交检查指令之前，检验员指令寻找其对应方，并对指令进行比较。 如果检查器指令匹配，则检查器指令提交并退出，否则声明错误。

公开(公告)号：US20070283195A1

公开(公告)日：2007-12-06

申请号：US11439485

申请日：2006-05-22

申请人： Steven K. Reinhardt ,  Shubhendu S. Mukherjee

发明人： Steven K. Reinhardt ,  Shubhendu S. Mukherjee

IPC分类号： G11C29/00

CPC分类号： G06F11/1484 ,  G06F11/16

摘要： A technique to detect errors in a computer system. More particularly, at least one embodiment of the invention relates to using redundant virtual machines and comparison logic to detect errors occurring in input/output (I/O) operations in a computer system.

摘要翻译： 一种检测计算机系统中的错误的技术。 更具体地，本发明的至少一个实施例涉及使用冗余虚拟机和比较逻辑来检测在计算机系统中的输入/输出（I / O）操作中发生的错误。

公开(公告)号：US07243262B2

公开(公告)日：2007-07-10

申请号：US10651376

申请日：2003-08-29

申请人： Shubhendu S. Mukherjee ,  Steven K. Reinhardt ,  Joel S. Emer

发明人： Shubhendu S. Mukherjee ,  Steven K. Reinhardt ,  Joel S. Emer

IPC分类号： G06F11/00

CPC分类号： G06F11/366 ,  G06F9/3851 ,  G06F9/3863 ,  G06F11/1494 ,  G06F11/1629

摘要： A processor executes corresponding instruction threads as a leading thread and a trailing thread. For a selected instruction, processor state corresponding to the execution of the instruction is saved in a history buffer. This is performed before writing a result from the selected instruction to a destination register. The result from executing the selected instruction in the leading thread is compared to the result from executing the selected instruction in the trailing thread. If the comparison indicates a fault, then restoring the processor state corresponding to a previous instruction. Data from the history buffer is used to perform the restoration.

摘要翻译： 处理器执行相应的指令线程作为前导线程和尾随线程。 对于所选择的指令，与指令的执行相对应的处理器状态被保存在历史缓冲器中。 这是在将所选指令的结果写入目的寄存器之前进行的。 在前导线程中执行所选择的指令的结果与执行拖尾线程中所选指令的结果进行比较。 如果比较指示故障，则恢复与先前指令相对应的处理器状态。 来自历史缓冲区的数据用于执行恢复。

公开(公告)号：US06792525B2

公开(公告)日：2004-09-14

申请号：US09838069

申请日：2001-04-19

申请人： Shubhendu S. Mukherjee ,  Steven K. Reinhardt

发明人： Shubhendu S. Mukherjee ,  Steven K. Reinhardt

IPC分类号： G06F938

CPC分类号： G06F9/3861 ,  G06F9/383 ,  G06F9/3842 ,  G06F9/3851 ,  G06F11/141 ,  G06F11/1497

摘要： A processor is disclosed having a fetch unit that initiating interrupt service routines in redundant, unsynchronized threads. A counter is provided to track the difference between leading and trailing threads in terms of the number of instructions committed by the instruction execution circuitry. When the processor receives an external interrupt signal, the instruction fetch unit stalls the leading thread until the counter indicates that the threads are synchronized, and then simultaneously initiates an interrupt service routine in each of the threads. In a second embodiment similar to the first, the instruction fetch unit does not stall the leading thread, but rather, immediately initiates the interrupt service routine in the leading thread, and copies the difference to an interrupt counter. When the counter reaches zero, the fetch unit initiates the interrupt service routine in the trailing thread.

摘要翻译： 公开了一种具有提取单元的处理器，其在冗余的不同步线程中启动中断服务程序。 提供一个计数器来跟踪由指令执行电路提交的指令数量的前导和后线程之间的差异。 当处理器接收到外部中断信号时，指令提取单元使前导线停止，直到计数器指示线程同步，然后同时启动每个线程中的中断服务程序。 在与第一实施例类似的第二实施例中，指令提取单元不阻塞前导线程，而是立即启动前导线程中的中断服务程序，并将差值复制到中断计数器。 当计数器达到零时，提取单元启动后退线程中的中断服务程序。