公开(公告)号：US08621478B2

公开(公告)日：2013-12-31

申请号：US13008502

申请日：2011-01-18

申请人： Daniel Ahn ,  Luis H. Ceze ,  Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht

发明人： Daniel Ahn ,  Luis H. Ceze ,  Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht

IPC分类号： G06F9/46

CPC分类号： G06F9/524 ,  G06F12/08

摘要： A multiprocessor system supports multiple concurrent modes of speculative execution. Speculation identification numbers (IDs) are allocated to speculative threads from a pool of available numbers. The pool is divided into domains, with each domain being assigned to a mode of speculation. Modes of speculation include TM, TLS, and rollback. Allocation of the IDs is carried out with respect to a central state table and using hardware pointers. The IDs are used for writing different versions of speculative results in different ways of a set in a cache memory.

摘要翻译： 多处理器系统支持多种并发模式的推测执行。 投机标识号（ID）从可用数字池中分配给投机线程。 池被分为域，每个域被分配到一种投机模式。 投机模式包括TM，TLS和回滚。 对于中央状态表并使用硬件指针执行ID的分配。 ID用于以高速缓冲存储器中的集合的不同方式写入不同版本的推测结果。

公开(公告)号：US08458282B2

公开(公告)日：2013-06-04

申请号：US11768593

申请日：2007-06-26

申请人： Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht ,  Pavlos Vranas

发明人： Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht ,  Pavlos Vranas

IPC分类号： G06F15/167 ,  G06F15/16 ,  G06F13/00 ,  G06F13/28

CPC分类号： H04L49/9021 ,  G06F12/0862 ,  H04L49/90

摘要： A computing apparatus for reducing the amount of processing in a network computing system which includes a network system device of a receiving node for receiving electronic messages comprising data. The electronic messages are transmitted from a sending node. The network system device determines when more data of a specific electronic message is being transmitted. A memory device stores the electronic message data and communicating with the network system device. A memory subsystem communicates with the memory device. The memory subsystem stores a portion of the electronic message when more data of the specific message will be received, and the buffer combines the portion with later received data and moves the data to the memory device for accessible storage.

摘要翻译： 一种用于减少网络计算系统中的处理量的计算装置，其包括用于接收包括数据的电子消息的接收节点的网络系统设备。 从发送节点发送电子消息。 网络系统设备确定何时正在发送特定电子消息的更多数据。 存储装置存储电子消息数据并与网络系统装置进行通信。 存储器子系统与存储器件通信。 当更多的特定消息的数据将被接收时，存储器子系统存储电子消息的一部分，并且缓冲器将该部分与稍后接收的数据组合，并将数据移动到存储器装置以进行存取。

公开(公告)号：US20110173488A1

公开(公告)日：2011-07-14

申请号：US13004005

申请日：2011-01-10

申请人： Matthias A. Blumrich ,  Dong Chen ,  Thomas M. Cipolla ,  Paul W. Coteus ,  Alan Gara ,  Philip Heidelberger ,  Mark J. Jeanson ,  Gerard V. Kopcsay ,  Martin Ohmacht ,  Todd E. Takken

发明人： Matthias A. Blumrich ,  Dong Chen ,  Thomas M. Cipolla ,  Paul W. Coteus ,  Alan Gara ,  Philip Heidelberger ,  Mark J. Jeanson ,  Gerard V. Kopcsay ,  Martin Ohmacht ,  Todd E. Takken

IPC分类号： G06F11/00 ,  G06F11/14

CPC分类号： G06F11/1438 ,  G06F2201/82 ,  G06F2201/84

摘要： A system, method and computer program product for supporting system initiated checkpoints in high performance parallel computing systems and storing of checkpoint data to a non-volatile memory storage device. The system and method generates selective control signals to perform checkpointing of system related data in presence of messaging activity associated with a user application running at the node. The checkpointing is initiated by the system such that checkpoint data of a plurality of network nodes may be obtained even in the presence of user applications running on highly parallel computers that include ongoing user messaging activity. In one embodiment, the non-volatile memory is a pluggable flash memory card.

摘要翻译： 一种用于在高性能并行计算系统中支持系统发起的检查点并将检查点数据存储到非易失性存储器存储设备的系统，方法和计算机程序产品。 系统和方法产生选择性控制信号，以在存在与在节点处运行的用户应用相关联的消息传送活动的情况下执行系统相关数据的检查点。 检查点由系统启动，使得即使在存在包括正在进行的用户消息活动的高度并行计算机上的用户应用的情况下，也可以获得多个网络节点的检查点数据。 在一个实施例中，非易失性存储器是可插拔闪存卡。

公开(公告)号：US08788879B2

公开(公告)日：2014-07-22

申请号：US13004005

申请日：2011-01-10

申请人： Matthias A. Blumrich ,  Dong Chen ,  Thomas M. Cipolla ,  Paul W. Coteus ,  Alan Gara ,  Philip Heidelberger ,  Mark J. Jeanson ,  Gerard V. Kopcsay ,  Martin Ohmacht ,  Todd E. Takken

发明人： Matthias A. Blumrich ,  Dong Chen ,  Thomas M. Cipolla ,  Paul W. Coteus ,  Alan Gara ,  Philip Heidelberger ,  Mark J. Jeanson ,  Gerard V. Kopcsay ,  Martin Ohmacht ,  Todd E. Takken

IPC分类号： G06F11/00

CPC分类号： G06F11/1438 ,  G06F2201/82 ,  G06F2201/84

摘要： A system, method and computer program product for supporting system initiated checkpoints in high performance parallel computing systems and storing of checkpoint data to a non-volatile memory storage device. The system and method generates selective control signals to perform checkpointing of system related data in presence of messaging activity associated with a user application running at the node. The checkpointing is initiated by the system such that checkpoint data of a plurality of network nodes may be obtained even in the presence of user applications running on highly parallel computers that include ongoing user messaging activity. In one embodiment, the non-volatile memory is a pluggable flash memory card.

摘要翻译： 一种用于在高性能并行计算系统中支持系统发起的检查点并将检查点数据存储到非易失性存储器存储设备的系统，方法和计算机程序产品。 系统和方法产生选择性控制信号，以在存在与在节点处运行的用户应用相关联的消息传送活动的情况下执行系统相关数据的检查点。 检查点由系统启动，使得即使在存在包括正在进行的用户消息活动的高度并行计算机上的用户应用的情况下，也可以获得多个网络节点的检查点数据。 在一个实施例中，非易失性存储器是可插拔闪存卡。

公开(公告)号：US20090006605A1

公开(公告)日：2009-01-01

申请号：US11768593

申请日：2007-06-26

申请人： Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht ,  Pavlos Vranas

发明人： Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht ,  Pavlos Vranas

IPC分类号： G06F17/30 ,  G06F15/173

CPC分类号： H04L49/9021 ,  G06F12/0862 ,  H04L49/90

摘要： A computing apparatus for reducing the amount of processing in a network computing system which includes a network system device of a receiving node for receiving electronic messages comprising data. The electronic messages are transmitted from a sending node. The network system device determines when more data of a specific electronic message is being transmitted. A memory device stores the electronic message data and communicating with the network system device. A memory subsystem communicates with the memory device. The memory subsystem stores a portion of the electronic message when more data of the specific message will be received, and the buffer combines the portion with later received data and moves the data to the memory device for accessible storage.

摘要翻译： 一种用于减少网络计算系统中的处理量的计算装置，其包括用于接收包括数据的电子消息的接收节点的网络系统设备。 从发送节点发送电子消息。 网络系统设备确定何时正在发送特定电子消息的更多数据。 存储装置存储电子消息数据并与网络系统装置进行通信。 存储器子系统与存储器件通信。 当更多的特定消息的数据将被接收时，存储器子系统存储电子消息的一部分，并且缓冲器将该部分与稍后接收的数据组合，并将数据移动到存储器装置以进行存取。

公开(公告)号：US20080104367A1

公开(公告)日：2008-05-01

申请号：US11572372

申请日：2005-07-18

申请人： Matthias A. Blumrich ,  Paul W. Coteus ,  Dong Chen ,  Alan Gara ,  Mark E. Giampapa ,  Philip Heidelberger ,  Dirk Hoenicke ,  Todd E. Takken ,  Burkhard D. Steinmacher-Burow ,  Pavlos M. Vranas

发明人： Matthias A. Blumrich ,  Paul W. Coteus ,  Dong Chen ,  Alan Gara ,  Mark E. Giampapa ,  Philip Heidelberger ,  Dirk Hoenicke ,  Todd E. Takken ,  Burkhard D. Steinmacher-Burow ,  Pavlos M. Vranas

IPC分类号： G06F15/80 ,  G06F9/30

CPC分类号： G06F15/17381 ,  H04L1/1845 ,  H04L12/4641

摘要： A system and method for enabling high-speed, low-latency global collective communications among interconnected processing nodes. The global collective network optimally enables collective reduction operations to be performed during parallel algorithm operations executing in a computer structure having a plurality of the interconnected processing nodes. Router devices ate included that interconnect the nodes of the network via links to facilitate performance of low-latency global processing operations at nodes of the virtual network and class structures. The global collective network may be configured to provide global barrier and interrupt functionality in asynchronous or synchronized manner. When implemented in a massively-parallel supercomputing structure, the global collective network is physically and logically partitionable according to needs of a processing algorithm.

摘要翻译： 一种用于实现互连处理节点之间的高速，低延迟全局集体通信的系统和方法。 全局集体网络最优地使得能够在具有多个互连处理节点的计算机结构中执行并行算法操作期间执行集体缩减操作。 路由器设备包括通过链路互连网络的节点，以便于在虚拟网络和类结构的节点处执行低延迟全局处理操作。 全局集体网络可以被配置为以异步或同步方式提供全局屏障和中断功能。 当在大规模并行超级计算结构中实现时，全局集体网络根据处理算法的需要在物理上和逻辑上可分割。

公开(公告)号：US20060224838A1

公开(公告)日：2006-10-05

申请号：US11093152

申请日：2005-03-29

申请人： Matthias Blumrich ,  Dong Chen ,  Alan Gara ,  Mark Giampapa ,  Philip Heidelberger ,  Dirk Hoenicke ,  Martin Ohmacht ,  Valentina Salapura ,  Pavlos Vranas

发明人： Matthias Blumrich ,  Dong Chen ,  Alan Gara ,  Mark Giampapa ,  Philip Heidelberger ,  Dirk Hoenicke ,  Martin Ohmacht ,  Valentina Salapura ,  Pavlos Vranas

IPC分类号： G06F13/28

CPC分类号： G06F12/0822 ,  G06F12/0831 ,  G06F2212/507 ,  Y02D10/13

摘要： A method and apparatus for supporting cache coherency in a multiprocessor computing environment having multiple processing units, each processing unit having one or more local cache memories associated and operatively connected therewith. The method comprises providing a snoop filter device associated with each processing unit, each snoop filter device having a plurality of dedicated input ports for receiving snoop requests from dedicated memory writing sources in the multiprocessor computing environment. Each snoop filter device includes a plurality of parallel operating port snoop filters in correspondence with the plurality of dedicated input ports, each port snoop filter implementing one or more parallel operating sub-filter elements that are adapted to concurrently filter snoop requests received from respective dedicated memory writing sources and forward a subset of those requests to its associated processing unit.

摘要翻译： 一种用于在具有多个处理单元的多处理器计算环境中支持高速缓存一致性的方法和装置，每个处理单元具有与其相关联并与其可操作地相连的一个或多个本地高速缓冲存储器。 该方法包括提供与每个处理单元相关联的窥探过滤器设备，每个窥探过滤器设备具有多个专用输入端口，用于从多处理器计算环境中的专用存储器写入源接收窥探请求。 每个窥探过滤器装置包括与多个专用输入端口相对应的多个并行操作端口窥探滤波器，每个端口窥探滤波器实现一个或多个并行操作子滤波器元件，其适于同时滤除从相应专用存储器接收的窥探请求 写入源并将这些请求的子集转发到其相关联的处理单元。

公开(公告)号：US20060224835A1

公开(公告)日：2006-10-05

申请号：US11093127

申请日：2005-03-29

申请人： Matthias Blumrich ,  Dong Chen ,  Alan Gara ,  Mark Giampapa ,  Philip Heidelberger ,  Dirk Hoenicke ,  Martin Ohmacht ,  Valentina Salapura ,  Pavlos Vranas

发明人： Matthias Blumrich ,  Dong Chen ,  Alan Gara ,  Mark Giampapa ,  Philip Heidelberger ,  Dirk Hoenicke ,  Martin Ohmacht ,  Valentina Salapura ,  Pavlos Vranas

IPC分类号： G06F13/28

CPC分类号： G06F12/0831 ,  G06F12/0813 ,  Y02D10/13

摘要： A system and method for supporting cache coherency in a computing environment having multiple processing units, each unit having an associated cache memory system operatively coupled therewith. The system includes a plurality of interconnected snoop filter units, each snoop filter unit corresponding to and in communication with a respective processing unit, with each snoop filter unit comprising a plurality of devices for receiving asynchronous snoop requests from respective memory writing sources in the computing environment; and a point-to-point interconnect comprising communication links for directly connecting memory writing sources to corresponding receiving devices; and, a plurality of parallel operating filter devices coupled in one-to-one correspondence with each receiving device for processing snoop requests received thereat and one of forwarding requests or preventing forwarding of requests to its associated processing unit. Each of the plurality of parallel operating filter devices comprises parallel operating sub-filter elements, each simultaneously receiving an identical snoop request and implementing one or more different snoop filter algorithms for determining those snoop requests for data that are determined not cached locally at the associated processing unit and preventing forwarding of those requests to the processor unit. In this manner, a number of snoop requests forwarded to a processing unit is reduced thereby increasing performance of the computing environment.

摘要翻译： 一种用于在具有多个处理单元的计算环境中支持高速缓存一致性的系统和方法，每个单元具有与其可操作耦合的相关联的高速缓存存储器系统 该系统包括多个互连的窥探过滤器单元，每个窥探过滤器单元对应于相应处理单元并与其通信，每个窥探过滤器单元包括用于在计算环境中从相应存储器写入源接收异步窥探请求的多个设备 ; 以及包括用于将存储器写入源直接连接到对应的接收设备的通信链路的点对点互连; 以及与每个接收设备一一对应地耦合的多个并行操作过滤器设备，用于处理在其上接收的窥探请求，并且转发请求之一或者阻止将请求转发到其相关联的处理单元。 多个并行操作过滤器装置中的每一个包括并行操作子滤波器元件，每个并行操作子滤波器元件同时接收相同的窥探请求，并且实现一个或多个不同的窥探滤波器算法，用于确定对于在相关处理中本地未被缓存的数据被确定的窥探请求 并且防止将这些请求转发到处理器单元。 以这种方式，减少了转发到处理单元的多个窥探请求，从而增加了计算环境的性能。

公开(公告)号：US20110219381A1

公开(公告)日：2011-09-08

申请号：US13008502

申请日：2011-01-18

申请人： Daniel Ahn ,  Luis H. Ceze ,  Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht

发明人： Daniel Ahn ,  Luis H. Ceze ,  Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht

IPC分类号： G06F9/46

CPC分类号： G06F9/524 ,  G06F12/08

摘要： A multiprocessor system supports multiple concurrent modes of speculative execution. Speculation identification numbers (IDs) are allocated to speculative threads from a pool of available numbers. The pool is divided into domains, with each domain being assigned to a mode of speculation. Modes of speculation include TM, TLS, and rollback. Allocation of the IDs is carried out with respect to a central state table and using hardware pointers. The IDs are used for writing different versions of speculative results in different ways of a set in a cache memory.

摘要翻译： 多处理器系统支持多种并发模式的推测执行。 投机标识号（ID）从可用数字池中分配给投机线程。 池被分为域，每个域被分配到一种投机模式。 投机模式包括TM，TLS和回滚。 对于中央状态表并使用硬件指针执行ID的分配。 ID用于以高速缓冲存储器中的集合的不同方式写入不同版本的推测结果。

公开(公告)号：US07701846B2

公开(公告)日：2010-04-20

申请号：US11768572

申请日：2007-06-26

申请人： Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Pavlos Vranas

发明人： Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Pavlos Vranas

IPC分类号： H04L1/00

CPC分类号： H04L43/0847

摘要： An apparatus and method for capturing data packets for analysis on a network computing system includes a sending node and a receiving node connected by a bi-directional communication link. The sending node sends a data transmission to the receiving node on the bi-directional communication link, and the receiving node receives the data transmission and verifies the data transmission to determine valid data and invalid data and verify retransmissions of invalid data as corresponding valid data. A memory device communicates with the receiving node for storing the invalid data and the corresponding valid data. A computing node communicates with the memory device and receives and performs an analysis of the invalid data and the corresponding valid data received from the memory device.

摘要翻译： 用于捕获数据分组以用于在网络计算系统上进行分析的装置和方法包括通过双向通信链路连接的发送节点和接收节点。 发送节点向双向通信链路上的接收节点发送数据传输，接收节点接收数据传输，验证数据传输，确定有效数据和无效数据，并验证无效数据的重传是对应的有效数据。 存储装置与接收节点进行通信，用于存储无效数据和对应的有效数据。 计算节点与存储器件进行通信，并且接收并执行从存储器件接收的无效数据和对应的有效数据的分析。