公开(公告)号：US08429579B2

公开(公告)日：2013-04-23

申请号：US13291087

申请日：2011-11-07

申请人： Brad Hutchings ,  Andrew Caldwell ,  Steven Teig

发明人： Brad Hutchings ,  Andrew Caldwell ,  Steven Teig

IPC分类号： G06F17/50

CPC分类号： G06F17/5054 ,  G06F17/5045 ,  G06F2217/84

摘要： Some embodiments provide a method of monitoring the implementation of a user design in a configurable integrated circuit (IC). The method receives a user design for an IC and optimizes the user design to produce a second IC design. The optimization results in the elimination of circuit element(s). The method defines the second IC design for the configurable IC and generates output data for the eliminated circuit element(s) to allow for monitoring the user design.

摘要翻译： 一些实施例提供了在可配置集成电路（IC）中监视用户设计的实现的方法。 该方法接收IC的用户设计，并优化用户设计以产生第二IC设计。 优化导致消除电路元件。 该方法定义了可配置IC的第二个IC设计，并为消除的电路元件生成输出数据，以便监视用户设计。

公开(公告)号：US08412990B2

公开(公告)日：2013-04-02

申请号：US11769683

申请日：2007-06-27

申请人： Brad Hutchings ,  Steven Teig

发明人： Brad Hutchings ,  Steven Teig

IPC分类号： G01R31/3185 ,  G01R31/319

CPC分类号： G01R31/31705 ,  G01R31/318519 ,  G06F17/5027 ,  G06F2217/14

摘要： Some embodiments provide a method of dynamically tracking data values in a configurable integrated circuit (IC). The method, during a run time of the configurable IC, receives a request for a data value and dynamically configures the configurable IC to monitor the data value. In some embodiments, the method, in dynamically configuring the configurable IC, dynamically configures a debug network of the configurable IC. In some such embodiments, the method, in dynamically configuring the configurable IC, further dynamically configures a set of configurable routing circuits of the configurable IC. In some embodiments the configuration is performed while the IC is implementing a user design circuit.

摘要翻译： 一些实施例提供了在可配置集成电路（IC）中动态跟踪数据值的方法。 该方法在可配置IC的运行时间期间接收对数据值的请求，并动态地配置可配置IC以监视数据值。 在一些实施例中，在动态配置可配置IC中的该方法动态地配置可配置IC的调试网络。 在一些这样的实施例中，在动态配置可配置IC的方法中，进一步动态地配置可配置IC的一组可配置路由电路。 在一些实施例中，在IC正在实施用户设计电路的同时进行配置。

公开(公告)号：US20090007027A1

公开(公告)日：2009-01-01

申请号：US11769680

申请日：2007-06-27

申请人： Brad Hutchings ,  Andrew Caldwell ,  Steven Teig

发明人： Brad Hutchings ,  Andrew Caldwell ,  Steven Teig

IPC分类号： G06F17/50

CPC分类号： G06F17/5054 ,  G06F17/5045 ,  G06F2217/84

摘要： Some embodiments provide a method of monitoring the implementation of a user design in a configurable integrated circuit (IC). The method receives a user design for an IC and optimizes the user design to produce a second IC design. The optimization results in the elimination of circuit elements(s). The method defines the second IC design for the configurable IC and generates output data for the eliminated circuit element(s) to allow for monitoring the user design.

摘要翻译： 一些实施例提供了在可配置集成电路（IC）中监视用户设计的实现的方法。 该方法接收IC的用户设计，并优化用户设计以产生第二IC设计。 优化导致消除电路元件。 该方法定义了可配置IC的第二个IC设计，并为消除的电路元件生成输出数据，以便监视用户设计。

公开(公告)号：US20120117525A1

公开(公告)日：2012-05-10

申请号：US13291087

申请日：2011-11-07

申请人： Brad Hutchings ,  Andrew Caldwell ,  Steven Teig

发明人： Brad Hutchings ,  Andrew Caldwell ,  Steven Teig

IPC分类号： G06F9/45

CPC分类号： G06F17/5054 ,  G06F17/5045 ,  G06F2217/84

摘要： Some embodiments provide a method of monitoring the implementation of a user design in a configurable integrated circuit (IC). The method receives a user design for an IC and optimizes the user design to produce a second IC design. The optimization results in the elimination of circuit element(s). The method defines the second IC design for the configurable IC and generates output data for the eliminated circuit element(s) to allow for monitoring the user design.

摘要翻译： 一些实施例提供了在可配置集成电路（IC）中监视用户设计的实现的方法。 该方法接收IC的用户设计，并优化用户设计以产生第二IC设计。 优化导致消除电路元件。 该方法定义了可配置IC的第二个IC设计，并为消除的电路元件生成输出数据，以便监视用户设计。

公开(公告)号：US20090002020A1

公开(公告)日：2009-01-01

申请号：US11769683

申请日：2007-06-27

申请人： Brad Hutchings ,  Steven Teig

发明人： Brad Hutchings ,  Steven Teig

IPC分类号： H03K19/173

CPC分类号： G01R31/31705 ,  G01R31/318519 ,  G06F17/5027 ,  G06F2217/14

摘要： Some embodiments provide a method of dynamically tracking data values in a configurable integrated circuit (IC). The method, during a run time of the configurable IC, receives a request for a data value and dynamically configures the configurable IC to monitor the data value.In some embodiments, the method, in dynamically configuring the configurable IC, dynamically configures a debug network of the configurable IC. In some such embodiments, the method, in dynamically configuring the configurable IC, further dynamically configures a set of configurable routing circuits of the configurable IC. In some embodiments the configuration is performed while the IC is implementing a user design circuit.

摘要翻译： 一些实施例提供了在可配置集成电路（IC）中动态跟踪数据值的方法。 该方法在可配置IC的运行时间期间接收对数据值的请求，并动态地配置可配置IC以监视数据值。 在一些实施例中，在动态配置可配置IC中的该方法动态地配置可配置IC的调试网络。 在一些这样的实施例中，在动态配置可配置IC的方法中，进一步动态地配置可配置IC的一组可配置路由电路。 在一些实施例中，在IC正在实施用户设计电路的同时进行配置。

公开(公告)号：US20110060546A1

公开(公告)日：2011-03-10

申请号：US12728194

申请日：2010-03-19

申请人： Marc Miller ,  Steven Teig ,  Brad Hutchings ,  Danny Thom

发明人： Marc Miller ,  Steven Teig ,  Brad Hutchings ,  Danny Thom

IPC分类号： G01R27/28

CPC分类号： G01R31/3177 ,  G06F11/221 ,  G11C2029/0409

摘要： Some embodiments provide an integrated circuit (“IC”) with a primary circuit structure. The primary circuit structure is for performing multiple operations that implement a user design. The primary circuit structure includes multiple circuits. The IC also includes a secondary monitoring structure for monitoring multiple operations. The secondary monitoring structure includes a network communicatively coupled to multiple circuits of the primary circuit structure. The secondary monitoring circuit structure is for analyzing the monitored operations and reporting on the analysis to a circuit outside of the IC.

摘要翻译： 一些实施例提供具有主电路结构的集成电路（“IC”）。 主电路结构用于执行实现用户设计的多个操作。 主电路结构包括多个电路。 IC还包括用于监视多个操作的二级监视结构。 辅助监视结构包括通信地耦合到主电路结构的多个电路的网络。 二次监视电路结构用于分析被监控的操作并将分析报告给IC外的电路。

公开(公告)号：US20090002021A1

公开(公告)日：2009-01-01

申请号：US11769706

申请日：2007-06-27

申请人： Brad Hutchings ,  Steven Teig ,  Amit Gupta

发明人： Brad Hutchings ,  Steven Teig ,  Amit Gupta

IPC分类号： H03K19/173

CPC分类号： G01R31/318533 ,  G01R31/31725

摘要： Some embodiments provide a method that outputs from a configurable IC a first set of data bits from a trace buffer. Each bit of the first set of data bits is simultaneously generated in the configurable circuits and, in some embodiments, multiple data bits of the first set of data bits do not reach the traced buffer simultaneously. The method also determines a set of relative delays for the first set of data bits and arranges the first set of data bits into a second set of data bits by compensating for the relative delays.

摘要翻译： 一些实施例提供了一种从可配置IC输出来自跟踪缓冲器的第一组数据位的方法。 在可配置电路中同时产生第一组数据位的每一位，并且在一些实施例中，第一组数据位的多个数据位不会同时到达跟踪的缓冲器。 该方法还确定第一组数据比特的一组相对延迟，并通过补偿相对延迟将第一组数据比特排列成第二组数据比特。

公开(公告)号：US08990651B2

公开(公告)日：2015-03-24

申请号：US12679305

申请日：2008-09-19

申请人： Marc Miller ,  Steven Teig ,  Brad Hutchings

发明人： Marc Miller ,  Steven Teig ,  Brad Hutchings

IPC分类号： G01R31/28 ,  G06F11/22 ,  G11C29/04

CPC分类号： G01R31/3177 ,  G06F11/221 ,  G11C2029/0409

摘要： Some embodiments provide an integrated circuit (“IC”) with a primary circuit structure. The primary circuit structure is for performing multiple operations that implement a user design. The primary circuit structure includes multiple circuits. The IC also includes a secondary monitoring structure for monitoring multiple operations. The secondary monitoring structure includes a network communicatively coupled to multiple circuits of the primary circuit structure. The secondary monitoring circuit structure is for analyzing the monitored operations and reporting on the analysis to a circuit outside of the IC.

摘要翻译： 一些实施例提供具有主电路结构的集成电路（“IC”）。 主电路结构用于执行实现用户设计的多个操作。 主电路结构包括多个电路。 IC还包括用于监视多个操作的二级监视结构。 辅助监视结构包括通信地耦合到主电路结构的多个电路的网络。 二次监视电路结构用于分析被监控的操作并将分析报告给IC外的电路。

公开(公告)号：US08069425B2

公开(公告)日：2011-11-29

申请号：US11769680

申请日：2007-06-27

申请人： Brad Hutchings ,  Andrew Caldwell ,  Steven Teig

发明人： Brad Hutchings ,  Andrew Caldwell ,  Steven Teig

IPC分类号： G06F17/50

CPC分类号： G06F17/5054 ,  G06F17/5045 ,  G06F2217/84

摘要： Some embodiments provide a method of monitoring the implementation of a user design in a configurable integrated circuit (IC). The method receives a user design for an IC and optimizes the user design to produce a second IC design. The optimization results in the elimination of circuit elements(s). The method defines the second IC design for the configurable IC and generates output data for the eliminated circuit element(s) to allow for monitoring the user design.

摘要翻译： 一些实施例提供了在可配置集成电路（IC）中监视用户设计的实现的方法。 该方法接收IC的用户设计，并优化用户设计以产生第二IC设计。 优化导致消除电路元件。 该方法定义了可配置IC的第二个IC设计，并为消除的电路元件生成输出数据，以便监视用户设计。

公开(公告)号：US07579867B2

公开(公告)日：2009-08-25

申请号：US11769706

申请日：2007-06-27

申请人： Brad Hutchings ,  Steven Teig ,  Amit Gupta

发明人： Brad Hutchings ,  Steven Teig ,  Amit Gupta

IPC分类号： H03K19/177 ,  H04L7/00

CPC分类号： G01R31/318533 ,  G01R31/31725

摘要： Some embodiments provide a method that outputs from a configurable IC a first set of data bits from a trace buffer. Each bit of the first set of data bits is simultaneously generated in the configurable circuits and, in some embodiments, multiple data bits of the first set of data bits do not reach the traced buffer simultaneously. The method also determines a set of relative delays for the first set of data bits and arranges the first set of data bits into a second set of data bits by compensating for the relative delays.

摘要翻译： 一些实施例提供了一种从可配置IC输出来自跟踪缓冲器的第一组数据位的方法。 在可配置电路中同时产生第一组数据位的每一位，并且在一些实施例中，第一组数据位的多个数据位不会同时到达跟踪的缓冲器。 该方法还确定第一组数据比特的一组相对延迟，并通过补偿相对延迟将第一组数据比特排列成第二组数据比特。