公开(公告)号：US06857037B2

公开(公告)日：2005-02-15

申请号：US10022380

申请日：2001-11-30

申请人： Adrian Messmer ,  Stefan Koch

发明人： Adrian Messmer ,  Stefan Koch

IPC分类号： G06F13/42 ,  G06F1/04 ,  G06F1/06 ,  G06F1/08 ,  G06F13/00 ,  G06F13/40

CPC分类号： G06F13/4054 ,  Y02D10/14 ,  Y02D10/151

摘要： System (50), e.g. a System on a chip (SoC), comprising a system bus (56), a high-speed functional block (51) operably linked to the system bus (56), and a high-speed clock line (54) for applying a high-speed clock to the high-speed functional block (51). The system (50) further comprises a peripheral bus (59), a low-speed functional block (52) operably linked to this peripheral bus (59), a circuitry (53) for generating a wait signal (PWAIT), a low-speed clock line (57) for applying a low-speed clock (PCLK) to the low-speed functional block (52), a select line (58) for feeding a select signal (PSEL) from the peripheral bus (59) to the low-speed functional block (52), an enable line (55) for applying a clock enable signal (PCLKEN) to the circuitry (53), and a wait line (61) for feeding the wait signal (PWAIT) to the high-speed functional block (51). The circuitry (53) generates the wait signal (PWAIT) from the select line signal (PSEL) and the clock enable signal (PCLKEN).

摘要翻译： 系统（50），例如 芯片上的系统（SoC），包括系统总线（56），可操作地连接到系统总线（56）的高速功能块（51）和用于施加高电平的高速时钟线（54） - 速度到高速功能块（51）。 系统（50）还包括外围总线（59），可操作地连接到该外围总线（59）的低速功能块（52），用于产生等待信号（PWAIT）的电路（53） 用于将低速时钟（PCLK）施加到低速功能块（52）的高速时钟线（57），用于将来自外围总线（59）的选择信号（PSEL）馈送到 低速功能块（52），用于向电路（53）施加时钟使能信号（PCLKEN）的使能线（55）以及用于将等待信号（PWAIT）馈送到高电平的等待线（61） 速度功能块（51）。 电路（53）根据选择线信号（PSEL）和时钟使能信号（PCLKEN）产生等待信号（PWAIT）。