公开(公告)号：US06757795B2

公开(公告)日：2004-06-29

申请号：US10068392

申请日：2002-02-05

申请人： Peter I. A. Barri ,  Jean L. Calvignac ,  Marco C. Heddes ,  Joseph F. Logan ,  Alex M. M. Niemegeers ,  Fabrice J. Verplanken ,  Miroslav Vrana

发明人： Peter I. A. Barri ,  Jean L. Calvignac ,  Marco C. Heddes ,  Joseph F. Logan ,  Alex M. M. Niemegeers ,  Fabrice J. Verplanken ,  Miroslav Vrana

IPC分类号： G05F1200

CPC分类号： G06F13/18 ,  G06F13/161

摘要： A Network Processor (NP) includes a controller that allows maximum utilization of the memory. The controller includes a memory arbiter that monitors memory access requests from requesters in the NP and awards high priority requesters all the memory bandwidth requested per access to the memory. If the memory bandwidth requested by the high priority requester is less than the full memory bandwidth, the difference between the requested bandwidth and full memory bandwidth is assigned to lower priority requesters. By so doing every memory access utilizes the full memory bandwidth.

摘要翻译： 网络处理器（NP）包括允许最大限度利用存储器的控制器。 控制器包括一个内存仲裁器，用于监视NP中请求者的内存访问请求，并授予高优先级请求者每次访问存储器所请求的所有内存带宽。 如果高优先级请求者请求的存储器带宽小于全部存储器带宽，则请求的带宽和全部存储器带宽之间的差异被分配给较低优先权请求者。 通过这样做，每个存储器访问都利用了完整的存储器带宽。