公开(公告)号：US20130268747A1

公开(公告)日：2013-10-10

申请号：US13993614

申请日：2011-12-29

申请人： Steven S. Chang ,  Anshuman Thakar ,  Ramacharan Charan Sundararaman ,  Ramon Matas

发明人： Steven S. Chang ,  Anshuman Thakar ,  Ramacharan Charan Sundararaman ,  Ramon Matas

IPC分类号： G06F1/24

CPC分类号： G06F1/24 ,  G06F1/3228 ,  G06F9/4405 ,  G06F13/14

摘要： An initialization core may include reset logic that may detect a global reset signal (GRS). The initialization core may generate one or more packets that enable communication with the cores. The initialization core may send reset packets to each of the cores that instruct the cores to perform a reset. In some embodiments, the reset command may power-off the cores. The initialization core may then transmit unreset packets to each of the cores that instruct the cores to perform an unreset and power-on the cores. In some embodiments, the cores may resume operation automatically without receipt of the unreset packet. The transmission of the packets may be staggered (staged) to control the power-on of the processor and enable the processor unit to more slowly increase its power state.

摘要翻译： 初始化核心可以包括可以检测全局复位信号（GRS）的复位逻辑。 初始化核心可以生成一个或多个能够与核心通信的分组。 初始化内核可以向指定内核执行复位的每个内核发送复位数据包。 在一些实施例中，复位命令可以关闭核心。 然后，初始化内核可以将未重新分配的数据包发送到指示内核执行未分配和上电的核心的每个核心。 在一些实施例中，核可以自动地恢复运行而不接收未重新分组。 分组的传输可以是交错的（分段）以控制处理器的上电，并且使处理器单元能够更慢地增加其功率状态。

公开(公告)号：US20130339663A1

公开(公告)日：2013-12-19

申请号：US13993663

申请日：2011-12-29

申请人： Steven S. Chang ,  Anshuman Thakar ,  Ramacharan Charan Sundararaman ,  Ramon Matas

发明人： Steven S. Chang ,  Anshuman Thakar ,  Ramacharan Charan Sundararaman ,  Ramon Matas

IPC分类号： G06F15/80

CPC分类号： G06F15/80 ,  G06F1/24 ,  G06F11/0709 ,  G06F11/0724 ,  G06F11/0757 ,  G06F13/14

摘要： This disclosure is directed to performing a controlled reset of one or more cores while maintaining operation of at least one other core in a multi-core processor. An initialization core may include reset logic that may detect a problematic core or core that is unresponsive or otherwise not operating properly. The initialization core may generate a packet that enables communication with the problematic core. The initialization core may send a reset packet to the problematic core to instruct the problematic core to perform a reset.

摘要翻译： 本公开涉及在多核处理器中保持至少一个其他核的操作的同时执行一个或多个核的受控复位。 初始化核心可以包括可以检测无响应的核心或核心的复位逻辑，或者否则其不能正常操作。 初始化核心可以生成能够与有问题的核心进行通信的分组。 初始化核心可以向有问题的核心发送重置分组，以指示有问题的核心执行复位。