公开(公告)号：US06737354B2

公开(公告)日：2004-05-18

申请号：US10197989

申请日：2002-07-18

申请人： Donald S. Miles ,  Douglas T. Grider ,  Chidi P R Chidambaram ,  Amitabh Jain

发明人： Donald S. Miles ,  Douglas T. Grider ,  Chidi P R Chidambaram ,  Amitabh Jain

IPC分类号： H01L2144

CPC分类号： H01L29/6659 ,  H01L21/26513 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/6656

摘要： An improved source/drain extension process is provided by processing steps (steps A and G) that cover the wafer and dry etching steps (steps D and I) that provide side wall spacers of poly oxide and/or cap oxide from the PMOS gate areas before doing PMOS implanting steps(K and M). The capping of the wafer (step G)with the cap oxide after the NMOS implant also prevents the arsenic from out diffusing from the silicon. Further embodiments include implanting directly on the base.

摘要翻译： 通过覆盖晶片的处理步骤（步骤A和G）和从PMOS栅极区域提供多晶氧化物和/或氧化物半导体的侧壁间隔物的干蚀刻步骤（步骤D和I）提供改进的源极/漏极扩展过程 在进行PMOS植入步骤（K和M）之前。 在NMOS注入之后，具有帽氧化物的晶片（步骤G）的封盖还防止砷从硅扩散出来。 其它实施例包括直接植入基底。