公开(公告)号：US06566230B1

公开(公告)日：2003-05-20

申请号：US10032630

申请日：2001-12-27

申请人： Harpreet K. Sachar ,  Unsoon Kim ,  Mark S. Chang ,  Chih Y. Yang ,  Jayendra D. Bhakta

发明人： Harpreet K. Sachar ,  Unsoon Kim ,  Mark S. Chang ,  Chih Y. Yang ,  Jayendra D. Bhakta

IPC分类号： H03L2176

CPC分类号： H01L21/76224

摘要： A method for performing trench isolation during semiconductor device fabrication is disclosed. The method includes patterning a hard mask to define active areas and isolations areas on a substrate, and forming spacers along edges of the hard mask. Trenches are then formed in the substrate using the spacers as a mask, thereby increasing the width of the substrate under the active areas and increasing Weff for the device.

摘要翻译： 公开了一种用于在半导体器件制造期间执行沟槽隔离的方法。 该方法包括图案化硬掩模以限定衬底上的有源区和隔离区，以及沿着硬掩模的边缘形成间隔物。 然后使用间隔件作为掩模在衬底中形成沟槽，从而增加衬底在有源区域下的宽度并增加器件的Weff。