公开(公告)号：US20100213545A1

公开(公告)日：2010-08-26

申请号：US12601821

申请日：2008-05-15

申请人： Ching Tee Elizabeth Kho ,  Mee Guoh Michael Tiong ,  Kia Yaw Kee ,  Wen Jun Li ,  Wenyi Li ,  Michael May ,  Chean Chian Alain Liew

发明人： Ching Tee Elizabeth Kho ,  Mee Guoh Michael Tiong ,  Kia Yaw Kee ,  Wen Jun Li ,  Wenyi Li ,  Michael May ,  Chean Chian Alain Liew

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/1041 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/4916 ,  H01L29/66659 ,  H01L29/7833 ,  H01L29/7835

摘要： The present invention provides a method for fabricating a MOS transistor (100) with suppression of edge transistor effect. In one embodiment of an NMOS, an elongate implant limb (110, HOa, 114) extends from each of two sidewalls (14a, 14b) of a p-type well (14) to partially wrap around each respective longitudinal end of the gate (20) and to overlay a portion thereof. In another embodiment, the elongate implant limb (110, 110a) extends into the drain/source drift region (32, 42). The NMOS transistor (100) thus fabricated allows the NMOS transistor to operate at relatively high voltages with reduced drain leakage current but with no additional masks or process time in the process integration.

摘要翻译： 本发明提供一种抑制边缘晶体管效应的制造MOS晶体管（100）的方法。 在NMOS的一个实施例中，细长植入肢（110，110a，114）从p型阱（14）的两个侧壁（14a，14b）中的每一个延伸，以部分地围绕浇口的各个纵向端 20）并覆盖其一部分。 在另一个实施例中，细长植入肢（110,110a）延伸进入漏/源漂移区（32,42）。 如此制造的NMOS晶体管（100）允许NMOS晶体管在相对较高的电压下工作，具有降低的漏极泄漏电流，但是在处理集成中没有额外的掩模或处理时间。