公开(公告)号：US07975129B2

公开(公告)日：2011-07-05

申请号：US12562457

申请日：2009-09-18

申请人： Shlomo Raikin ,  Gad Sheaffer ,  Doron Orenstlen

发明人： Shlomo Raikin ,  Gad Sheaffer ,  Doron Orenstlen

IPC分类号： G06F9/312

CPC分类号： G06F9/3004 ,  G06F9/30087 ,  G06F9/3017 ,  G06F9/3834 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3859 ,  G06F9/526

摘要： Controlling a reorder buffer (ROB) to selectively perform functional hardware lock disabling (HLD) is described. One apparatus embodiment includes a unit to enable an ROB to selectively disable a lock upon Identifying a lock acquire operation (LAO) associated with a critical section (CS) entry point, a unit to selectively retire the LAO, a unit to cause the ROB to selectively disable the lock, and a unit to snoop a buffer. The apparatus may, based on the snooping, selectively abort a transaction associated with the CS.

摘要翻译： 描述了控制重排序缓冲器（ROB）以选择性地执行功能性硬件锁定禁止（HLD）。 一个设备实施例包括一个单元，以使得ROB能够在识别与关键部分（CS）入口点相关联的锁定获取操作（LAO）时选择性地禁用锁定，该选择单元选择性地退出LAO，该单元使得ROB 选择性地禁用该锁，以及一个单元来窥探缓冲区。 该设备可以基于窥探，选择性地中止与CS相关联的事务。

公开(公告)号：US20100011193A1

公开(公告)日：2010-01-14

申请号：US12562457

申请日：2009-09-18

申请人： Shlomo Raikin ,  Gad Sheaffer ,  Doron Orenstlen

发明人： Shlomo Raikin ,  Gad Sheaffer ,  Doron Orenstlen

IPC分类号： G06F9/30

CPC分类号： G06F9/3004 ,  G06F9/30087 ,  G06F9/3017 ,  G06F9/3834 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3859 ,  G06F9/526

摘要： Controlling a reorder buffer (ROB) to selectively perform functional hardware lock disabling (HLD) is described. One apparatus embodiment includes a unit to enable an ROB to selectively disable a lock upon Identifying a lock acquire operation (LAO) associated with a critical section (CS) entry point, a unit to selectively retire the LAO, a unit to cause the ROB to selectively disable the lock, and a unit to snoop a buffer. The apparatus may, based on the snooping, selectively abort a transaction associated with the CS.

摘要翻译： 描述了控制重排序缓冲器（ROB）以选择性地执行功能性硬件锁定禁止（HLD）。 一个设备实施例包括一个单元，以使得ROB能够在识别与关键部分（CS）入口点相关联的锁定获取操作（LAO）时选择性地禁用锁定，该选择单元选择性地退出LAO，该单元使得ROB 选择性地禁用该锁，以及一个单元来窥探缓冲区。 该设备可以基于窥探，选择性地中止与CS相关联的事务。

公开(公告)号：US20090164763A1

公开(公告)日：2009-06-25

申请号：US11963295

申请日：2007-12-21

申请人： Zeev Sperber ,  Robert Valentine ,  Ehud Cohen ,  Doron Orenstlen ,  Benny Eitan

发明人： Zeev Sperber ,  Robert Valentine ,  Ehud Cohen ,  Doron Orenstlen ,  Benny Eitan

IPC分类号： G06F9/30

CPC分类号： G06F9/30043 ,  G06F9/30036 ,  G06F9/30145 ,  G06F9/3806 ,  G06F9/3808 ,  G06F9/3834 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3875 ,  G06F9/3887

摘要： A single micro-instruction to perform either an N-bit or a 2N-bit load is provided. A microprocessor having an N-bit load port performs either an N-bit load or a 2N-bit load in a single cycle with the same micro-instruction being used for both the N-bit and the 2N-bit load.

摘要翻译： 提供执行N位或2N位负载的单个微指令。 具有N位负载端口的微处理器在单个周期中执行N位负载或2N位负载，同时使用相同的微指令用于N位和2N位负载。