公开(公告)号：US07653736B2

公开(公告)日：2010-01-26

申请号：US10498596

申请日：2002-12-05

申请人： Josephus Theodorus Johannes Van Eijndhoven ,  Evert-Jan Daniël Pol ,  Martijn Johan Rutten ,  Pieter Van Der Wolf ,  Om Prakash Gangwal

发明人： Josephus Theodorus Johannes Van Eijndhoven ,  Evert-Jan Daniël Pol ,  Martijn Johan Rutten ,  Pieter Van Der Wolf ,  Om Prakash Gangwal

IPC分类号： G06F15/16

CPC分类号： G06F9/54

摘要： Aspects involve effectively separating communication hardware in a data processing system by introducing a communication device for each processor. By introducing this separation the processors can concentrate on performing their function-specific tasks, while the communication device provide the communication support for the respective processor. Accordingly, in certain embodiments, a data processing system is provided with a computation, a communication support and a communication network layer.

摘要翻译： 方面涉及通过引入每个处理器的通信设备来有效地分离数据处理系统中的通信硬件。 通过引入这种分离，处理器可以专注于执行其功能特定的任务，而通信设备为相应的处理器提供通信支持。 因此，在某些实施例中，向数据处理系统提供计算，通信支持和通信网络层。

公开(公告)号：US07526613B2

公开(公告)日：2009-04-28

申请号：US10547594

申请日：2004-02-25

申请人： Josephus Theodorus Johannes Van Eijndhoven ,  Martijn Johan Rutten ,  Evert-Jan Daniël Pol

发明人： Josephus Theodorus Johannes Van Eijndhoven ,  Martijn Johan Rutten ,  Evert-Jan Daniël Pol

IPC分类号： G06F12/12

CPC分类号： G06F12/0862

摘要： The dismissing of cached data that is not expected to be further used is predicted instead of predicting future I/O operations and then data is fetched from the main memory to replace the dismissed data in the cache. Thus, firstly a location in a cache memory containing data, which is expected not to be further used, is identified, followed by performing a prefetch operation in order to request new data to refill the above location in the cache memory. Therefore, a data processing system comprises at least one processor (12) for processing streaming data, at least one cache memory (200) having a plurality of cache blocks (210), wherein one of said cache memories (200) is associated to each of said processors (12), and at least one cache controller (300) for prefetching data into said cache memory (200), wherein one of said cache controllers (300) is associated to each of said cache memories (200). Said cache controller (300) comprises determining means (350) for identifying at least one location in said cache memory (200) containing first data, which is predicted to be dismissible without penalty and prefetch means (320) for issuing a prefetch operation replacing said first data at said location with second data, which fit said location.

摘要翻译： 预测不预期会被进一步使用的高速缓存数据的解除，而不是预测未来的I / O操作，然后从主存储器中取出数据以替换高速缓存中的被解除的数据。 因此，首先识别包含期望不被进一步使用的数据的高速缓冲存储器中的位置，然后执行预取操作以便请求新数据以将高速缓冲存储器中的上述位置重新填充。 因此，数据处理系统包括用于处理流数据的至少一个处理器（12），具有多个高速缓存块（210）的至少一个高速缓冲存储器（200），其中所述高速缓冲存储器（200）中的一个与每个 的所述处理器（12）以及用于将数据预取到所述高速缓冲存储器（200）中的至少一个高速缓存控制器（300），其中所述高速缓存控制器（300）中的一个与所述高速缓冲存储器（200）中的每一个相关联。 所述高速缓存控制器（300）包括用于识别所述高速缓冲存储器（200）中的至少一个位置的确定装置（350），其包含被预测为无需罚款的第一数据，以及用于发出预取操作的预取装置（320） 所述位置处的第一数据具有适合所述位置的第二数据。

公开(公告)号：US07788466B2

公开(公告)日：2010-08-31

申请号：US10571814

申请日：2004-09-03

申请人： Henricus Hubertus Van Den Berg ,  Evert-Jan Daniël Pol

发明人： Henricus Hubertus Van Den Berg ,  Evert-Jan Daniël Pol

IPC分类号： G06F15/76 ,  G06F15/00

CPC分类号： G06F15/8023

摘要： A plurality of digital signal processors (10), each contains a signal processing core (22), a memory (20) coupled to the processing core (22) and a multiplexed data input (16) coupled to the memory (20). Each digital signal processor has a plurality of outputs for outputting data from the signal processing core (22). A remote write only structure (14a-d) couples outputs of respective groups of the digital signal processors (10) each to the multiplexed data input (16) of respective particular digital signal processor (10), the respective group for the particular digital signal processor (10) not including the particular digital signal processor (10). Thus, each processor (10) writes data for other processors directly from the processor, without storing the data in memory first for handling by an I/O processor, and reads data from other processors (10) via memory, where it is received via an input that does not share resources with the output of the processor (10).

摘要翻译： 多个数字信号处理器（10）各自包含信号处理核心（22），耦合到处理核心（22）的存储器（20）和耦合到存储器（20）的复用数据输入（16）。 每个数字信号处理器具有用于从信号处理核心（22）输出数据的多个输出。 远程只写结构（14a-d）将数字信号处理器（10）的各组的输出各自耦合到相应的特定数字信号处理器（10）的复用数据输入（16），用于特定数字信号的相应组 处理器（10）不包括特定的数字信号处理器（10）。 因此，每个处理器（10）直接从处理器写入用于其他处理器的数据，而不是首先将数据存储在存储器中以供I / O处理器处理，并且经由存储器从其他处理器（10）读取数据，其中经由 不与处理器（10）的输出共享资源的输入。

公开(公告)号：US08146063B2

公开(公告)日：2012-03-27

申请号：US10545646

申请日：2004-02-05

申请人： Menno Menasshe Lindwer ,  Geraud Plagne ,  Evert-Jan Daniël Pol ,  Hugues Dailliez

发明人： Menno Menasshe Lindwer ,  Geraud Plagne ,  Evert-Jan Daniël Pol ,  Hugues Dailliez

IPC分类号： G06F9/44 ,  G06F9/45

CPC分类号： G06F9/30174 ,  G06F9/3824 ,  G06F9/3828 ,  G06F9/3853 ,  G06F9/3885

摘要： A series (20) of original instructions for a single processor is translated into implementing instructions for executions distributed over a plurality of processors (12,16) of different type. The series (20) of original instructions is split into successive sections (22a-c,24a,b) assigned to respective ones of the processors (12,16). Operand transfer instructions are added to the sections (22a-c,24a,b) to support data dependencies between the sections (22a-c,24a,b). The assignment includes selecting a location of a boundary in the series of original instructions between successive ones of the sections (22a-c,24a,b) so as to substantially minimize an aggregate of the execution cost factors of the original instructions as implemented and including costs for the operand transfer instructions. Preferably, the locations of the boundaries are determined from a search among different boundaries positions.

摘要翻译： 将用于单个处理器的原始指令的一系列（20）转换为分布在不同类型的多个处理器（12,16）上的执行的实现指令。 原始指令的系列（20）被分割成分配给处理器（12,16）中的相应处理器的连续部分（22a-c，24a，b）。 操作数传送指令被添加到部分（22a-c，24a，b）以支持部分（22a-c，24a，b）之间的数据依赖性。 分配包括在连续的部分（22a-c，24a，b）之间的一系列原始指令中选择边界的位置，以便基本上最小化实现的原始指令的执行成本因素的总和，并且包括 操作数转移指示费用。 优选地，从不同边界位置之间的搜索确定边界的位置。