公开(公告)号：US20120159274A1

公开(公告)日：2012-06-21

申请号：US12975342

申请日：2010-12-21

申请人： Kedarnath J. Balakrishnan ,  Grady Giles ,  Tim Wood ,  Eswar Vadlamani

发明人： Kedarnath J. Balakrishnan ,  Grady Giles ,  Tim Wood ,  Eswar Vadlamani

IPC分类号： G01R31/3177 ,  G06F11/25

CPC分类号： G01R31/31703 ,  G01R31/3187

摘要： Techniques are disclosed relating to testing logic in integrated circuits using an external test tool. In one embodiment, an integrated circuit includes a logic unit and a self-test unit. The self-test unit is configured to receive an expected signature value that corresponds to an expected output value of the logic unit, and to compare the expected signature value and an actual signature value generated from an actual output value from the logic unit. In some embodiments, the integrated circuit further includes a pseudo-random pattern generator configured to provide an input value to the logic unit, and the logic unit is configured to generate the actual output value based on the provided input value. In some embodiments, the integrated circuit further includes a multiple-input signature register (MISR) configured to generate the actual signature value based on the actual output value and a seed value.

摘要翻译： 公开了使用外部测试工具的集成电路中的测试逻辑的技术。 在一个实施例中，集成电路包括逻辑单元和自检单元。 自检单元被配置为接收对应于逻辑单元的预期输出值的预期签名值，并且将预期签名值与从逻辑单元的实际输出值生成的实际签名值进行比较。 在一些实施例中，集成电路还包括被配置为向逻辑单元提供输入值的伪随机模式发生器，并且逻辑单元被配置为基于所提供的输入值生成实际输出值。 在一些实施例中，集成电路还包括被配置为基于实际输出值和种子值生成实际签名值的多输入签名寄存器（MISR）。