利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

19 条记录 (耗时 0.015 秒)

    Automation using spine routing
    1.
    发明授权
    Automation using spine routing 有权
    自动化使用脊柱路由

    公开(公告)号：US08479141B1

    公开(公告)日：2013-07-02

    申请号：US13352232

    申请日：2012-01-17

    申请人： Mark Waller ,  Tim Parker ,  Mark Williams ,  Jeremy Birch ,  Graham Balsdon ,  Fumiako Sato

    发明人： Mark Waller ,  Tim Parker ,  Mark Williams ,  Jeremy Birch ,  Graham Balsdon ,  Fumiako Sato

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5077

    摘要： A method and technique of routing interconnects of an integrated circuit providing improved routing quality. In an embodiment of the invention, the technique provides linear spine interconnect routing. In memory array blocks, such as in DRAM and SRAM memory designs, connected pins are generally separated by large distances in a first direction and small distances in a second direction, or a spine or channel region. A route area is defined within the spine region. In one embodiment, obstacles in the route area are identified and corresponding forbidden areas are demarcated. The linear spine interconnect is routed in the first direction within the route area while avoiding the forbidden areas. Pins are connected to the spine interconnect by stitching interconnects. Stitching interconnects are generally routed in the second direction.

    摘要翻译： 提供提供改进的路由质量的集成电路的互连路由的方法和技术。 在本发明的一个实施例中，该技术提供线性脊柱互连路由。 在诸如DRAM和SRAM存储器设计的存储器阵列块中，连接的引脚通常在第一方向上分开大距离，在第二方向或脊柱或通道区域上分开小距离。 在脊椎区域内定义路线区域。 在一个实施例中，识别路线区域中的障碍物并且划定对应的禁止区域。 线性脊线互连在路线区域内沿第一方向路由，同时避免禁止区域。 引脚通过缝合互连连接到脊柱互连。 缝合互连通常沿第二方向布线。

    Automatically routing nets according to current density rules
    2.
    发明授权
    Automatically routing nets according to current density rules 有权
    根据当前密度规则自动布线网络

    公开(公告)号：US08171447B1

    公开(公告)日：2012-05-01

    申请号：US12408211

    申请日：2009-03-20

    申请人： Graham Balsdon ,  Jeremy Birch ,  Mark Williams ,  Mark Waller ,  Tim Parker ,  Fumiaki Sato

    发明人： Graham Balsdon ,  Jeremy Birch ,  Mark Williams ,  Mark Waller ,  Tim Parker ,  Fumiaki Sato

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5077

    摘要： A technique will automatically route interconnect of an integrated circuit while taking into consideration current density rules. In an implementation, the technique uses a shape-based approach where a grid is not used. Based on data input including current density and a frequency of each net, the technique will determine the current requirements for each net. In an implementation, the technique forms a Steiner tree for a net, and routs using the Steiner tree. The technique widens nets having greater current requirements; adjacent wiring may be pushed aside to create sufficient space for wider nets.

    摘要翻译： 一种技术将自动路由集成电路的互连，同时考虑电流密度规则。 在实现中，该技术使用基于形状的方法，其中不使用网格。 基于数据输入，包括电流密度和每个网络的频率，该技术将确定每个网络的当前要求。 在实现中，该技术为网络形成Steiner树，并使用Steiner树进行路由。 该技术扩大了具有更大电流要求的网络; 可以将相邻的布线推到一边以产生用于更宽的网的足够的空间。

    Automatic integrated circuit routing using spines
    6.
    发明授权
    Automatic integrated circuit routing using spines 有权
    使用脊柱自动集成电路布线

    公开(公告)号：US08099700B1

    公开(公告)日：2012-01-17

    申请号：US11838726

    申请日：2007-08-14

    申请人： Mark Waller ,  Tim Parker ,  Mark Williams ,  Jeremy Birch ,  Graham Balsdon ,  Fumiako Sato

    发明人： Mark Waller ,  Tim Parker ,  Mark Williams ,  Jeremy Birch ,  Graham Balsdon ,  Fumiako Sato

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5077

    摘要： A method and technique of routing interconnects of an integrated circuit providing improved routing quality. In an embodiment of the invention, the technique provides linear spine interconnect routing. In memory array blocks, such as in DRAM and SRAM memory designs, connected pins are generally separated by large distances in a first direction and small distances in a second direction, or a spine or channel region. A route area is defined within the spine region. In one embodiment, obstacles in the route area are identified and corresponding forbidden areas are demarcated. The linear spine interconnect is routed in the first direction within the route area while avoiding the forbidden areas. Pins are connected to the spine interconnect by stitching interconnects. Stitching interconnects are generally routed in the second direction.

    摘要翻译： 提供提供改进的路由质量的集成电路的互连路由的方法和技术。 在本发明的一个实施例中，该技术提供线性脊柱互连路由。 在诸如DRAM和SRAM存储器设计的存储器阵列块中，连接的引脚通常在第一方向上分开大距离，在第二方向或脊柱或通道区域上分开小距离。 在脊椎区域内定义路线区域。 在一个实施例中，识别路线区域中的障碍物并且划定对应的禁止区域。 线性脊线互连在路线区域内沿第一方向路由，同时避免禁止区域。 引脚通过缝合互连连接到脊柱互连。 缝合互连通常沿第二方向布线。

    Automatically routing nets with variable spacing
    7.
    发明授权
    Automatically routing nets with variable spacing 有权
    自动路由具有可变间距的网络

    公开(公告)号：US08095903B2

    公开(公告)日：2012-01-10

    申请号：US11555202

    申请日：2006-10-31

    申请人： Jeremy Birch ,  Mark Waller ,  Graham Balsdon

    发明人： Jeremy Birch ,  Mark Waller ,  Graham Balsdon

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5077

    摘要： A technique will automatically route interconnect of an integrated circuit and adjust spacing between tracks or interconnect in order to improve performance or reduce electromigration effects. By increasing spacing between certain tracks or moving tracks, performance can improve because a track will be more noise immunity from nearby tracks on the same layer or on different layers. The automatic router will adjust spacing between tracks depending on one or more factors. These factors may include current associated with a track, width of a track, capacitance, inductance, and electromigration. In a specific implementation, the technique uses a shape-based approach where a grid is not used. The technique may further vary the width of the tracks.

    摘要翻译： 一种技术将自动路由集成电路的互连，并调整磁道或互连之间的间距，以提高性能或减少电迁移效应。 通过增加某些轨道或移动轨道之间的间距，性能可以提高，因为轨道将在相同层或不同层上的附近轨道具有更高的抗噪声能力。 自动路由器将根据一个或多个因素来调整轨道之间的间距。 这些因素可以包括与轨道相关的电流，轨道的宽度，电容，电感和电迁移。 在具体实现中，该技术使用基于形状的方法，其中不使用网格。 该技术可以进一步改变轨道的宽度。

    Design automation using spine routing
    9.
    发明授权
    Design automation using spine routing 有权
    使用脊柱路由设计自动化

    公开(公告)号：US07802208B1

    公开(公告)日：2010-09-21

    申请号：US11838704

    申请日：2007-08-14

    申请人： Mark Waller ,  Tim Parker ,  Mark Williams ,  Jeremy Birch ,  Graham Balsdon ,  Fumiako Sato

    发明人： Mark Waller ,  Tim Parker ,  Mark Williams ,  Jeremy Birch ,  Graham Balsdon ,  Fumiako Sato

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5077

    摘要： A method and technique of routing interconnects of an integrated circuit providing improved routing quality. In an embodiment of the invention, the technique provides linear spine interconnect routing. In memory array blocks, such as in DRAM and SRAM memory designs, connected pins are generally separated by large distances in a first direction and small distances in a second direction, or a spine or channel region. A route area is defined within the spine region. In one embodiment, obstacles in the route area are identified and corresponding forbidden areas are demarcated. The linear spine interconnect is routed in the first direction within the route area while avoiding the forbidden areas. Pins are connected to the spine interconnect by stitching interconnects. Stitching interconnects are generally routed in the second direction.

    摘要翻译： 提供提供改进的路由质量的集成电路的互连路由的方法和技术。 在本发明的一个实施例中，该技术提供线性脊柱互连路由。 在诸如DRAM和SRAM存储器设计的存储器阵列块中，连接的引脚通常在第一方向上分开大距离，在第二方向或脊柱或通道区域上分开小距离。 在脊椎区域内定义路线区域。 在一个实施例中，识别路线区域中的障碍物并且划定对应的禁止区域。 线性脊线互连在路线区域内沿第一方向路由，同时避免禁止区域。 引脚通过缝合互连连接到脊柱互连。 缝合互连通常沿第二方向布线。