公开(公告)号：US20100073211A1

公开(公告)日：2010-03-25

申请号：US12235888

申请日：2008-09-23

申请人： Benjamin Alan Smith ,  Ken Tang ,  Victor Levi ,  Jeff Owens

发明人： Benjamin Alan Smith ,  Ken Tang ,  Victor Levi ,  Jeff Owens

IPC分类号： H03M1/00

CPC分类号： H04L25/14 ,  H04L25/0266 ,  H04L25/4904

摘要： The present invention comprises a circuit for transferring N inputs, wherein N is greater than or equal to 2, across a capacitive coupling media comprising a line circuit, a coupling capacitor, and a neutral potential circuit. The line circuit comprises: (1) a data converter for each input, for sampling and converting the N inputs; (2) a multiplexer for combining the outputs of the N data converters and a synchronization signal to generate an unencoded composite bit stream; (3) a data encoder for encoding the composite bit stream. The capacitor couples the encoded composite bit stream to a data decoder. The neutral potential circuit comprises: (1) the data decoder for decoding the coupled composite bit stream, and generating a recovered data stream and a recovered clock; (2) a synchronization recovery, control logic, and de-multiplex function for providing a set of digital outputs that correspond to the inputs to the data converters.

摘要翻译： 本发明包括用于传输N个输入的电路，其中N大于或等于2，跨越包括线路电路，耦合电容器和中性点电路的电容耦合介质。 线路电路包括：（1）用于每个输入的数据转换器，用于对N个输入进行采样和转换; （2）多路复用器，用于组合N个数据转换器的输出和同步信号以产生未编码的复合比特流; （3）用于对复合比特流进行编码的数据编码器。 电容器将编码的复合比特流耦合到数据解码器。 中性电位电路包括：（1）数据解码器，用于对耦合的复合比特流进行解码，并产生恢复的数据流和恢复的时钟; （2）同步恢复，控制逻辑和解复用功能，用于提供与数据转换器的输入对应的一组数字输出。

公开(公告)号：US07675444B1

公开(公告)日：2010-03-09

申请号：US12235888

申请日：2008-09-23

申请人： Benjamin Alan Smith ,  Ken Tang ,  Victor Levi ,  Jeff Owens

发明人： Benjamin Alan Smith ,  Ken Tang ,  Victor Levi ,  Jeff Owens

IPC分类号： H03M1/00

CPC分类号： H04L25/14 ,  H04L25/0266 ,  H04L25/4904

摘要： The present invention comprises a circuit for transferring N inputs, wherein N is greater than or equal to 2, across a capacitive coupling media comprising a line circuit, a coupling capacitor, and a neutral potential circuit. The line circuit comprises: (1) a data converter for each input, for sampling and converting the N inputs; (2) a multiplexer for combining the outputs of the N data converters and a synchronization signal to generate an unencoded composite bit stream; (3) a data encoder for encoding the composite bit stream. The capacitor couples the encoded composite bit stream to a data decoder. The neutral potential circuit comprises: (1) the data decoder for decoding the coupled composite bit stream, and generating a recovered data stream and a recovered clock; (2) a synchronization recovery, control logic, and de-multiplex function for providing a set of digital outputs that correspond to the inputs to the data converters.

摘要翻译： 本发明包括用于传输N个输入的电路，其中N大于或等于2，跨越包括线路电路，耦合电容器和中性点电路的电容耦合介质。 线路电路包括：（1）用于每个输入的数据转换器，用于对N个输入进行采样和转换; （2）多路复用器，用于组合N个数据转换器的输出和同步信号以产生未编码的复合比特流; （3）用于对复合比特流进行编码的数据编码器。 电容器将编码的复合比特流耦合到数据解码器。 中性电位电路包括：（1）数据解码器，用于对耦合的复合比特流进行解码，并产生恢复的数据流和恢复的时钟; （2）同步恢复，控制逻辑和解复用功能，用于提供与数据转换器的输入对应的一组数字输出。