公开(公告)号：US5287315A

公开(公告)日：1994-02-15

申请号：US057435

申请日：1993-05-07

申请人： John F. Schreck ,  Debra J. Dolby ,  David J. McElroy ,  Eddie H. Breashears ,  John H. MacPeak

发明人： John F. Schreck ,  Debra J. Dolby ,  David J. McElroy ,  Eddie H. Breashears ,  John H. MacPeak

IPC分类号： G11C16/28 ,  G11C29/00 ,  G11C7/02 ,  G11C11/34

CPC分类号： G11C29/78 ,  G11C16/28

摘要： A structure and method for improving the sense margin of nonvolatile memories is disclosed. An improvement to the sense margin of nonvolatile memories is accomplished by improving the margin both for "ones" at low control gate voltage Vcc and for "zeros" at high control gate voltage Vcc. Improvement in sensing at low control gate voltages Vcc is accomplished by skewing the sense amplifier response characteristics by forming the channel length of the reference memory cell to have a longer channel length than the memory cells of the array.

摘要翻译： 公开了一种用于改善非易失性存储器的检测边缘的结构和方法。 通过改善在低控制栅极电压Vcc下的“一个”和在高控制栅极电压Vcc下的“零”的裕度来实现对非易失性存储器的感测边缘的改进。 在低控制栅极电压Vcc下的感测改善通过使参考存储器单元的沟道长度形成具有比阵列的存储单元更长的沟道长度的方式来使读出放大器响应特性偏斜来实现。

公开(公告)号：US06784056B2

公开(公告)日：2004-08-31

申请号：US10689947

申请日：2003-10-21

申请人： Paul A. Schneider ,  Freidoon Mehrad ,  John H. MacPeak

发明人： Paul A. Schneider ,  Freidoon Mehrad ,  John H. MacPeak

IPC分类号： H01L21336

CPC分类号： H01L21/28273 ,  H01L21/31116 ,  H01L21/32137 ,  H01L21/32139

摘要： A method is described for forming a memory structure using a hardmask (65). The hardmask (65) protects the second polysilicon layer (55) during a SAS etch process. In addition, sidewall structures (95) are formed which protect the inter-polysilicon dielectric layer (45) during the hardmask (65) etch process.

摘要翻译： 描述了使用硬掩模形成存储器结构的方法（65）。 在SAS蚀刻工艺期间，硬掩模（65）保护第二多晶硅层（55）。 此外，形成侧壁结构（95），其在硬掩模（65）蚀刻工艺期间保护多晶硅间介电层（45）。

公开(公告)号：US06667210B2

公开(公告)日：2003-12-23

申请号：US10047522

申请日：2001-10-26

申请人： Paul A. Schneider ,  Freidoon Mehrad ,  John H. MacPeak

发明人： Paul A. Schneider ,  Freidoon Mehrad ,  John H. MacPeak

IPC分类号： H01L21336

CPC分类号： H01L21/32137 ,  H01L21/28273 ,  H01L21/31116 ,  H01L21/32139

摘要： A method is described for forming a memory structure using a hardmask (65). The hardmask (65) protects the second polysilicon layer (55) during a SAS etch process. In addition, sidewall structures (95) are formed which protect the inter-polysilicon dielectric layer (45) during the hardmask (65) etch process.

公开(公告)号：US06284599B1

公开(公告)日：2001-09-04

申请号：US09585059

申请日：2000-06-01

申请人： Freidoon Mehrad ,  George R. Misium ,  John H. MacPeak

发明人： Freidoon Mehrad ,  George R. Misium ,  John H. MacPeak

IPC分类号： H01L21336

CPC分类号： H01L27/115 ,  H01L27/0629 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11531 ,  H01L28/20

摘要： A method for fabricating a semiconductor resistor in embedded FLASH memory applications is described. In the method a gate stack (54) is formed on an insulating region (70) of a semiconductor substrate. The control gate (20) is removed from the gate stack (54) and electric contacts (125), (130) are formed to contact the floating gate (16) to form the resistor.

摘要翻译： 描述了在嵌入式FLASH存储器应用中制造半导体电阻器的方法。 在该方法中，在半导体衬底的绝缘区域（70）上形成栅叠层（54）。 控制栅极（20）从栅极堆叠（54）移除，并且电触点（125），（130）形成为接触浮动栅极（16）以形成电阻器。