公开(公告)号：US08431983B2

公开(公告)日：2013-04-30

申请号：US12650367

申请日：2009-12-30

申请人： Woong Lee ,  Jung-Yoon Ko ,  Sang-Kyoung Lee ,  Ho-Min Son ,  Won-Jun Jang ,  Jung-Geun Jee

发明人： Woong Lee ,  Jung-Yoon Ko ,  Sang-Kyoung Lee ,  Ho-Min Son ,  Won-Jun Jang ,  Jung-Geun Jee

IPC分类号： H01L29/788

CPC分类号： H01L29/7881 ,  H01L21/28273 ,  H01L29/42336 ,  H01L29/66825

摘要： A non-volatile memory device and a method of fabricating the same are provided. The method can include disposing an isolation layer on a semiconductor substrate. The isolation layer may protrude from the main surface of the semiconductor substrate and define an active region. In a recess defined by the protrusion of the isolation layer and the active region, a diffusion-retarding poly pattern and a floating gate may be formed in sequence. A control gate may be disposed on the isolation layer to cover the diffusion-retarding poly pattern and the floating gate.

摘要翻译： 提供了一种非易失性存储器件及其制造方法。 该方法可以包括在半导体衬底上设置隔离层。 隔离层可以从半导体衬底的主表面突出并限定有源区。 在由隔离层和有源区的突起限定的凹部中，可以依次形成扩散阻滞多晶型和浮栅。 控制栅极可以设置在隔离层上以覆盖扩散阻滞多晶型图案和浮动栅极。

公开(公告)号：US20100171166A1

公开(公告)日：2010-07-08

申请号：US12650367

申请日：2009-12-30

申请人： Woong Lee ,  Jung-Yoon Ko ,  Sang-Kyoung Lee ,  Ho-Min Son ,  Won-Jun Jang ,  Jung-geun Jee

发明人： Woong Lee ,  Jung-Yoon Ko ,  Sang-Kyoung Lee ,  Ho-Min Son ,  Won-Jun Jang ,  Jung-geun Jee

IPC分类号： H01L29/788

CPC分类号： H01L29/7881 ,  H01L21/28273 ,  H01L29/42336 ,  H01L29/66825

摘要： A non-volatile memory device and a method of fabricating the same are provided. The method can include disposing an isolation layer on a semiconductor substrate. The isolation layer may protrude from the main surface of the semiconductor substrate and define an active region. In a recess defined by the protrusion of the isolation layer and the active region, a diffusion-retarding poly pattern and a floating gate may be formed in sequence. A control gate may be disposed on the isolation layer to cover the diffusion-retarding poly pattern and the floating gate.

摘要翻译： 提供了一种非易失性存储器件及其制造方法。 该方法可以包括在半导体衬底上设置隔离层。 隔离层可以从半导体衬底的主表面突出并限定有源区。 在由隔离层和有源区的突起限定的凹部中，可以依次形成扩散阻滞多晶型和浮栅。 控制栅极可以设置在隔离层上以覆盖扩散阻滞多晶型图案和浮动栅极。