公开(公告)号：US5214650A

公开(公告)日：1993-05-25

申请号：US615679

申请日：1990-11-19

申请人： Robert E. Renner ,  Kuang-Cheng Hu ,  Han Kem ,  John S. Young

发明人： Robert E. Renner ,  Kuang-Cheng Hu ,  Han Kem ,  John S. Young

IPC分类号： H04M11/06 ,  H04Q11/04

CPC分类号： H04M11/06 ,  H04Q11/0428 ,  H04Q2213/09 ,  H04Q2213/174 ,  H04Q2213/175 ,  H04Q2213/292 ,  H04Q2213/297 ,  H04Q2213/405 ,  Y10S370/914

摘要： A data adapter for simultaneously providing a low speed channel, a first high speed data channel, and a second high speed channel over a two wire connection; the two wire connection connects the data adapter to a telephone system. The data adapter includes a line transceiver connected to the two-wire connection, the line interface provides a full duplex transmission link with the telephone system over the two-wire connection. A telephone interface converts data between the first high speed channel and a telephone instrument. A rate adapter converts data between the second high speed channel and a data processing equipment. A protocol controller performs a packet protocol on the low speed channel, and routes the first high speed channel to the telephone interface and the second high speed channel to the rate adapter. A processor that receives and transmits messages through the protocol controller over the low speed channel to the telephone system, and in response to information received over the low speed channel, alternatively information received from the rate adapter, the processor controls the data adapter.

摘要翻译： 一种数据适配器，用于同时提供低速通道，第一高速数据通道和通过双线连接的第二高速通道; 两线连接将数据适配器连接到电话系统。 数据适配器包括连接到两线连接的线路收发器，线路接口通过双线连接提供与电话系统的全双工传输链路。 电话接口在第一高速频道和电话乐器之间转换数据。 速率适配器在第二高速通道和数据处理设备之间转换数据。 协议控制器在低速信道上执行分组协议，并将第一高速信道路由到电话接口和第二高速信道到速率适配器。 一种处理器，其通过协议控制器通过低速信道接收和发送消息到电话系统，并且响应于通过低速信道接收的信息，或者从速率适配器接收到的信息，处理器控制数据适配器。

公开(公告)号：US4502114A

公开(公告)日：1985-02-26

申请号：US437647

申请日：1982-10-29

申请人： Krikor A. Krikor ,  Kuang-Cheng Hu

发明人： Krikor A. Krikor ,  Kuang-Cheng Hu

IPC分类号： G06F13/28 ,  G06F15/167 ,  G06F15/16

CPC分类号： G06F13/28 ,  G06F15/167

摘要： This circuit provides a minimally sized data transfer buffer interface between two central processing units for transferring data blocks of variable size. The circuit provides an indication to one CPU that the other CPU has received all the data words transmitted.

摘要翻译： 该电路在两个中央处理单元之间提供最小尺寸的数据传输缓冲器接口，用于传输可变大小的数据块。 该电路向一个CPU指示另一个CPU已经接收到所有发送的数据字。