公开(公告)号：US07500068B1

公开(公告)日：2009-03-03

申请号：US11426538

申请日：2006-06-26

申请人： Daniel E. Lenoski ,  Jeffrey S. Kuskin ,  William A. Huffman ,  Michael S. Woodacre

发明人： Daniel E. Lenoski ,  Jeffrey S. Kuskin ,  William A. Huffman ,  Michael S. Woodacre

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G06F15/167

CPC分类号： G06F12/0817 ,  G06F12/0813

摘要： A method and system for managing memory in a multiprocessor system includes defining the plurality of processor coherence domains within a system coherence domain of the multiprocessor system. The processor coherence domains each include a plurality of processors and a processor memory. Shared access to data in the processor memory of each processor coherence domain is provided only to elements of the multiprocessor system within the processor coherence domain. Non-shared access to data in the processor memory of each processor coherence domain is provided to elements of the multiprocessor system within and outside of the processor coherence domain.

摘要翻译： 用于管理多处理器系统中的存储器的方法和系统包括在多处理器系统的系统相干域内定义多个处理器相干域。 处理器相干域各自包括多个处理器和处理器存储器。 每个处理器一致性域的处理器存储器中的数据的共享访问仅提供给处理器相干域内的多处理器系统的元件。 每个处理器相干域的处理器存储器中的数据的非共享访问被提供给处理器相干域内部和外部的多处理器系统的元件。

公开(公告)号：US06981101B1

公开(公告)日：2005-12-27

申请号：US09910531

申请日：2001-07-20

申请人： Steven C. Miller ,  Daniel E. Lenoski ,  Kevin Knecht ,  George Hopkins ,  Michael S. Woodacre

发明人： Steven C. Miller ,  Daniel E. Lenoski ,  Kevin Knecht ,  George Hopkins ,  Michael S. Woodacre

IPC分类号： G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0817 ,  G06F12/0808 ,  G06F12/0813 ,  G06F12/0862 ,  G06F2212/2542 ,  G06F2212/621

摘要： A multiprocessor system and method includes a processing sub-system having a plurality of processors and a processor memory system. A scalable network is operable to couple the processing sub-system to an input/output (I/O) sub-system. The I/O sub-system includes a plurality of I/O interfaces. Each I/O interface has a local cache and is operable to couple a peripheral device to the multiprocessor system and to store copies of data from the processor memory system in the local cache for use by the peripheral device. A coherence domain for the multiprocessor system includes the processors and processor memory system of the processing sub-system and the local caches of the I/O sub-system.

摘要翻译： 多处理器系统和方法包括具有多个处理器和处理器存储器系统的处理子系统。 可扩展网络可操作以将处理子系统耦合到输入/输出（I / O）子系统。 I / O子系统包括多个I / O接口。 每个I / O接口具有本地高速缓存，并且可操作以将外围设备耦合到多处理器系统，并将来自处理器存储器系统的数据副本存储在本地高速缓存中供外围设备使用。 多处理器系统的相干域包括处理子系统的处理器和处理器存储器系统以及I / O子系统的本地高速缓存。

公开(公告)号：US07069306B1

公开(公告)日：2006-06-27

申请号：US09910591

申请日：2001-07-20

申请人： Daniel E. Lenoski ,  Jeffrey S. Kuskin ,  William A. Huffman ,  Michael S Woodacre

发明人： Daniel E. Lenoski ,  Jeffrey S. Kuskin ,  William A. Huffman ,  Michael S Woodacre

IPC分类号： G06F15/16 ,  G06F12/08

CPC分类号： G06F12/0817 ,  G06F12/0813

摘要： A method and system for managing memory in a multiprocessor system includes defining the plurality of processor coherence domains within a system coherence domain of the multiprocessor system. The processor coherence domains each include a plurality of processors and a processor memory. Shared access to data in the processor memory of each processor coherence domain is provided only to elements of the multiprocessor system within the processor coherence domain. Non-shared access to data in the processor memory of each processor coherence domain is provided to elements of the multiprocessor system within and outside of the processor coherence domain.

摘要翻译： 用于管理多处理器系统中的存储器的方法和系统包括在多处理器系统的系统相干域内定义多个处理器相干域。 处理器相干域各自包括多个处理器和处理器存储器。 每个处理器一致性域的处理器存储器中的数据的共享访问仅提供给处理器相干域内的多处理器系统的元件。 每个处理器相干域的处理器存储器中的数据的非共享访问被提供给处理器相干域内部和外部的多处理器系统的元件。