公开(公告)号：US07739654B2

公开(公告)日：2010-06-15

申请号：US11021314

申请日：2004-12-22

申请人： David John Lacey ,  Nathan Dirk Zelle

发明人： David John Lacey ,  Nathan Dirk Zelle

IPC分类号： G06F9/44 ,  H03K17/693

CPC分类号： G06F17/5045

摘要： Exemplary techniques for model curation are described. In a described embodiment, a method comprises generating a manifest of a plurality of files corresponding to a design model; utilizing a revision control system to determine whether the generated manifest has changed relative to a previous version of the manifest; and if the generated manifest has changed, obtaining copies of the plurality of files to validate stability of the design model and curating the design model.

摘要翻译： 描述了用于模型策划的示例性技术。 在所描述的实施例中，一种方法包括生成与设计模型对应的多个文件的清单; 利用修订控制系统来确定所生成的清单相对于清单的先前版本是否已经改变; 并且如果生成的清单已经改变，则获得多个文件的副本以验证设计模型的稳定性并设计设计模型。

公开(公告)号：US07149990B2

公开(公告)日：2006-12-12

申请号：US10982350

申请日：2004-11-06

申请人： Timothy Paul Pertuit ,  Nathan Dirk Zelle

发明人： Timothy Paul Pertuit ,  Nathan Dirk Zelle

IPC分类号： G06F17/50

CPC分类号： G06F8/10

摘要： Exemplary techniques for utilizing architecture specific code are described. In a described embodiment, a method comprises storing architecture specific design verification code in a plurality of architecture specific code libraries. Each of the architecture specific code libraries corresponds to a select generation of architecture. The method further verifies a design of the select architecture by utilizing a corresponding architecture specific code library from the plurality of architecture specific code libraries and a non-architecture specific code library. The non-architecture specific code library corresponds to at least two different generations of the architecture.

摘要翻译： 描述了利用架构特定代码的示例性技术。 在所描述的实施例中，一种方法包括将架构特定的设计验证码存储在多个架构特定的代码库中。 每个体系结构特定的代码库对应于一代选择的体系结构。 该方法通过利用来自多个体系结构特定代码库和非架构特定代码库的对应架构特定代码库来进一步验证选择架构的设计。 非架构特定代码库对应于架构的至少两个不同的代。

公开(公告)号：US07447966B2

公开(公告)日：2008-11-04

申请号：US11030349

申请日：2005-01-05

申请人： Anand V. Kamannavar ,  Nathan Dirk Zelle ,  Bradley Forrest Bass ,  Sahir Shiraz Hoda ,  Erich Matthew Gens

发明人： Anand V. Kamannavar ,  Nathan Dirk Zelle ,  Bradley Forrest Bass ,  Sahir Shiraz Hoda ,  Erich Matthew Gens

IPC分类号： G06F11/00

CPC分类号： G06F17/5022

摘要： Exemplary techniques for verifying a hardware design are described. In a described embodiment, a method comprises compiling an error verification object corresponding to an error verification command to verify a portion of a hardware design of a device under test. The error verification object is compiled in accordance with data provided by an error scripting module. The error scripting module has access to hardware-specific data corresponding to the hardware design of the device under test. The compiled object is sent to the device under test and a response to the compiled object is received from the device under test. The received response from the device under test is parsed in accordance with data provided by the error scripting module.

摘要翻译： 描述用于验证硬件设计的示例性技术。 在描述的实施例中，一种方法包括编译与错误验证命令对应的错误验证对象，以验证被测设备的硬件设计的一部分。 错误验证对象是根据错误脚本模块提供的数据进行编译的。 错误脚本模块可以访问与被测设备的硬件设计相对应的硬件特定数据。 编译对象被发送到被测设备，并从被测设备接收到对编译对象的响应。 根据错误脚本编写模块提供的数据，解析来自被测设备的响应。

公开(公告)号：US07277994B2

公开(公告)日：2007-10-02

申请号：US10947673

申请日：2004-09-23

申请人： Gary Belgrave Gostin ,  Nathan Dirk Zelle

发明人： Gary Belgrave Gostin ,  Nathan Dirk Zelle

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0692 ,  G06F12/0284

摘要： One embodiment of a computer system has processors, having address spaces the processors can address directly. Each address space is directly linked to at least one other address space by memory within more than its own address space. The total size of the address spaces within the system linked together either directly or through directly linked address spaces is greater than the address space any resource within the system can address directly.

摘要翻译： 计算机系统的一个实施例具有处理器，其具有处理器可直接寻址的地址空间。 每个地址空间由多于其自己的地址空间内的存储器直接链接到至少一个其他地址空间。 系统中直接或通过直接链接的地址空间链接在一起的系统中的地址空间的总大小大于系统中任何资源可以直接解决的地址空间。

公开(公告)号：US06742166B2

公开(公告)日：2004-05-25

申请号：US09909541

申请日：2001-07-20

申请人： Harry D. Foster ,  Robert John Porter ,  Nathan Dirk Zelle

发明人： Harry D. Foster ,  Robert John Porter ,  Nathan Dirk Zelle

IPC分类号： G06F1750

CPC分类号： G06F17/5022

摘要： A system and method for automatic verification of a test plan for a semiconductor device. The device is specified by a hardware description language (HDL) model or a formal description language model derived from the HDL model. A test plan tool and database are provided to capture test item definitions and identifications and a monitor generator is provided to generate monitors for detecting functional coverage during verification. An evaluator is provided to compare verification-events with test-plan items, to determine test item completeness and to update the test plan database.

摘要翻译： 一种用于半导体器件的测试计划的自动验证的系统和方法。 该设备由硬件描述语言（HDL）模型或从HDL模型导出的形式描述语言模型指定。 提供测试计划工具和数据库以捕获测试项目定义和标识，并提供监视器生成器以生成用于在验证期间检测功能覆盖的监视器。 提供评估者来比较验证事件与测试计划项目，以确定测试项目的完整性并更新测试计划数据库。