公开(公告)号：US07890559B2

公开(公告)日：2011-02-15

申请号：US11615587

申请日：2006-12-22

申请人： Camil Fayad ,  John K. Li ,  Siegfried K. H. Sutter ,  Tamas Visegrady

发明人： Camil Fayad ,  John K. Li ,  Siegfried K. H. Sutter ,  Tamas Visegrady

IPC分类号： G06F17/00

CPC分类号： G06F9/5083

摘要： A data processing system, which is particularly useful for carrying out modular multiplication, especially for cryptographic purposes, comprises a plurality of independent, serially connected processing elements which are provided with data in a cyclical fashion via a control mechanism that is capable of transferring data from a set of registers to earlier ones in the series of the serially connected processing elements, at the end of a predetermined number of cycles.

摘要翻译： 特别适用于执行模乘法的数据处理系统，特别是用于加密目的的数字处理系统包括多个独立的串行连接的处理元件，其经由控制机构以循环方式提供数据，该控制机制能够从 一组寄存器到串行连接的处理元件的串联中的较早的寄存器，在预定次数的周期结束。

公开(公告)号：US07870395B2

公开(公告)日：2011-01-11

申请号：US11551432

申请日：2006-10-20

申请人： Thomas J. Dewkett ,  Camil Fayad ,  John K. Li ,  Siegfried K. H. Sutter ,  Phil C. Yeh

发明人： Thomas J. Dewkett ,  Camil Fayad ,  John K. Li ,  Siegfried K. H. Sutter ,  Phil C. Yeh

IPC分类号： G06F12/14 ,  G06F15/167 ,  G06F15/80 ,  G06F15/82

CPC分类号： G06F21/72 ,  G06F9/5083

摘要： In an array of groups of cryptographic processors, the processors in each group operate together but are securely connected through an external shared memory. The processors in each group include cryptographic engines capable of operating in a pipelined fashion. Instructions in the form of request blocks are supplied to the array in a balanced fashion to assure that the processors are occupied processing instructions.

摘要翻译： 在一组加密处理器的阵列中，每个组中的处理器一起工作，但通过外部共享存储器安全地连接。 每个组中的处理器包括能够以流水线方式运行的加密引擎。 请求块形式的指令以平衡方式提供给阵列，以确保处理器是占用处理指令。

公开(公告)号：US08532288B2

公开(公告)日：2013-09-10

申请号：US11565918

申请日：2006-12-01

申请人： Camil Fayad ,  John K. Li ,  Siegfried K. H. Sutter ,  Phil C. Yeh

发明人： Camil Fayad ,  John K. Li ,  Siegfried K. H. Sutter ,  Phil C. Yeh

IPC分类号： G06F21/00

CPC分类号： G06F7/722 ,  G06F2207/382

摘要： A cryptographic engine for modulo N multiplication, which is structured as a plurality of almost identical, serially connected Processing Elements, is controlled so as to accept input in blocks that are smaller than the maximum capability of the engine in terms of bits multiplied at one time. The serially connected hardware is thus partitioned on the fly to process a variety of cryptographic key sizes while still maintaining all of the hardware in an active processing state.

摘要翻译： 控制模N加法的加密引擎，其被构造为多个几乎相同的串行连接的处理元件，以便以一次乘以比特乘以引擎的最大能力的块来接受输入 。 因此，串行连接的硬件在飞行中进行分区以处理各种加密密钥大小，同时仍然保持所有硬件处于主动处理状态。