-
公开(公告)号：US07797647B2
公开(公告)日：2010-09-14
申请号：US10551837
申请日：2004-04-02
申请人： Soha M. N. Hassoun , Brian G. Swahn
发明人： Soha M. N. Hassoun , Brian G. Swahn
IPC分类号： G06F17/50
CPC分类号： G06F17/505 , G06F17/5045
摘要： Hardware threading optimizes use of hardware resources in a dynamic workload environment. Unutilized hardware resources are dynamically borrowed to increase throughput performance and/or power savings by enabling parallel processing of application pipeline stages.
摘要翻译： 硬件线程优化在动态工作负载环境中使用硬件资源。 动态借用未使用的硬件资源，通过启用应用流水线阶段的并行处理来提高吞吐量性能和/或功耗。
-
公开(公告)号：US06961691B1
公开(公告)日：2005-11-01
申请号：US09539463
申请日：2000-03-30
CPC分类号： G06F17/5027
摘要： A method allows two substantially asynchronous system components of a logic emulation system to exchange data packets with reference to a clock signal of predetermined frequency. In one example, each bit is transmitted across the system components over two or more cycles of the clock signal. The reference clock signal can be distributed to the two system components from a common clock signal generator, or can be generated locally independently.
摘要翻译： 一种方法允许逻辑仿真系统的两个基本上异步的系统组件参考预定频率的时钟信号来交换数据分组。 在一个示例中，每个位在时钟信号的两个或多个周期上跨系统组件传输。 参考时钟信号可以从公共时钟信号发生器分配给两个系统组件，或者可以在本地独立生成。
-
公开(公告)号：US5557622A
公开(公告)日：1996-09-17
申请号：US518
申请日：1993-01-04
CPC分类号： G06F11/1064 , H03M13/09 , H03M13/098 , H03M13/6502
摘要： A parity generator for multibit binary data in which only a subset of bits change at one time includes a circuit for determining whether the number of bits in the subset to be changed is odd or even. A toggle signal generator generates a toggle signal only if the number of bits to be changed is odd. A toggling circuit selectively changes the level of the parity bit in response to the toggle signal.
摘要翻译： 其中仅一位的子集一次改变的多位二进制数据的奇偶校验生成器包括用于确定要改变的子集中的比特数是奇数还是偶数的电路。 只有当要更改的位数为奇数时，触发信号发生器才产生触发信号。 切换电路响应于触发信号选择性地改变奇偶校验位的电平。
-
-
搜索结果
3 条记录 (耗时 0.012 秒)
