公开(公告)号：US08900944B2

公开(公告)日：2014-12-02

申请号：US13307270

申请日：2011-11-30

申请人： Soo-Yeon Jeong ,  Myeong-Cheol Kim ,  Do-Hyoung Kim ,  Do-Haing Lee ,  Nam-Myun Cho ,  In-Ho Kim

发明人： Soo-Yeon Jeong ,  Myeong-Cheol Kim ,  Do-Hyoung Kim ,  Do-Haing Lee ,  Nam-Myun Cho ,  In-Ho Kim

IPC分类号： H01L21/8238 ,  H01L29/49 ,  H01L29/66 ,  H01L21/768 ,  H01L21/285

CPC分类号： H01L27/088 ,  H01L21/28518 ,  H01L21/76897 ,  H01L29/45 ,  H01L29/49 ,  H01L29/66545

摘要： A method of manufacturing a semiconductor device includes forming a gate structure through a first insulating interlayer on a substrate such that the gate structure includes a spacer on a sidewall thereof, forming a first hard mask on the gate structure, partially removing the first insulating interlayer using the first hard mask as an etching mask to form a first contact hole such that the first contact hole exposes a top surface of the substrate, forming a metal silicide pattern on the top surface of the substrate exposed by the first contact hole, and forming a plug electrically connected to the metal silicide pattern.

摘要翻译： 一种制造半导体器件的方法包括通过基板上的第一绝缘中间层形成栅极结构，使得栅极结构在其侧壁上包括间隔物，在栅极结构上形成第一硬掩模，使用 所述第一硬掩模作为蚀刻掩模以形成第一接触孔，使得所述第一接触孔暴露所述基板的顶表面，在所述基板的由所述第一接触孔暴露的所述顶表面上形成金属硅化物图案，并形成 插头电连接到金属硅化物图案。

公开(公告)号：US20120156867A1

公开(公告)日：2012-06-21

申请号：US13307270

申请日：2011-11-30

申请人： Soo-Yeon Jeong ,  Myeong-Cheol Kim ,  Do-Hyoung Kim ,  Do-Haing Lee ,  Nam-Myun Cho ,  In-Ho Kim

发明人： Soo-Yeon Jeong ,  Myeong-Cheol Kim ,  Do-Hyoung Kim ,  Do-Haing Lee ,  Nam-Myun Cho ,  In-Ho Kim

IPC分类号： H01L21/283

CPC分类号： H01L27/088 ,  H01L21/28518 ,  H01L21/76897 ,  H01L29/45 ,  H01L29/49 ,  H01L29/66545

摘要： A method of manufacturing a semiconductor device includes forming a gate structure through a first insulating interlayer on a substrate such that the gate structure includes a spacer on a sidewall thereof, forming a first hard mask on the gate structure, partially removing the first insulating interlayer using the first hard mask as an etching mask to form a first contact hole such that the first contact hole exposes a top surface of the substrate, forming a metal silicide pattern on the top surface of the substrate exposed by the first contact hole, and forming a plug electrically connected to the metal silicide pattern.

摘要翻译： 一种制造半导体器件的方法包括通过基板上的第一绝缘中间层形成栅极结构，使得栅极结构在其侧壁上包括间隔物，在栅极结构上形成第一硬掩模，使用 所述第一硬掩模作为蚀刻掩模以形成第一接触孔，使得所述第一接触孔暴露所述基板的顶表面，在所述基板的由所述第一接触孔暴露的所述顶表面上形成金属硅化物图案，并形成 插头电连接到金属硅化物图案。

公开(公告)号：US20160064387A1

公开(公告)日：2016-03-03

申请号：US14750303

申请日：2015-06-25

申请人： Soo-Yeon Jeong ,  Dong-gu Yi ,  Tae-Jong Lee ,  Jae-Po Lim

发明人： Soo-Yeon Jeong ,  Dong-gu Yi ,  Tae-Jong Lee ,  Jae-Po Lim

IPC分类号： H01L27/11 ,  H01L29/40 ,  H01L29/08 ,  H01L27/088

CPC分类号： H01L27/1104 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823828 ,  H01L27/0886 ,  H01L27/0924 ,  H01L27/1116 ,  H01L29/0847 ,  H01L29/408 ,  H01L29/66545 ,  H01L29/66636

摘要： Provided are a semiconductor device and a method for fabricating the same. The semiconductor device comprises a first fin type active pattern formed on a substrate and extending in a first direction and including first to third parts. At least one dimension of the third part measuring less than the corresponding dimension of the first part. A gate electrode extending in a second direction different from the first direction is at least partially formed on the first part of the fin type active pattern. A first source/drain is formed on the third part of the fin type active pattern.

摘要翻译： 提供一种半导体器件及其制造方法。 半导体器件包括形成在衬底上并沿第一方向延伸并包括第一至第三部分的第一鳍式有源图案。 第三部分的至少一个尺寸小于第一部分的对应尺寸。 至少部分地在翅片式有源图案的第一部分上形成沿与第一方向不同的第二方向延伸的栅电极。 第一源极/漏极形成在鳍式有源图案的第三部分上。

公开(公告)号：US20120322224A1

公开(公告)日：2012-12-20

申请号：US13473091

申请日：2012-05-16

申请人： Soo-yeon Jeong ,  In-ho Kim ,  Hyung-yong Kim ,  Myeong-cheol Kim

发明人： Soo-yeon Jeong ,  In-ho Kim ,  Hyung-yong Kim ,  Myeong-cheol Kim

IPC分类号： H01L47/00 ,  H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/76816 ,  H01L21/76898 ,  H01L27/1021 ,  H01L27/2409 ,  H01L28/91 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1683

摘要： In a method of fabricating a semiconductor device, a target layer and a first material layer are sequentially formed on a substrate. A plurality of second material layer patterns are formed on the first material layer, the second material layer patterns extending in a first horizontal direction. A plurality of hardmask patterns extending in a second horizontal direction are formed on the plurality of second material layer patterns and the first material layer, wherein the second horizontal direction is different from the first horizontal direction. A first material layer pattern is formed by etching the first material layer using the plurality of hardmask patterns and the plurality of second material layer patterns as etch masks. A target layer pattern with a plurality of holes is formed by etching the target layer using the first material layer pattern as an etch mask.

摘要翻译： 在制造半导体器件的方法中，目标层和第一材料层依次形成在衬底上。 在第一材料层上形成多个第二材料层图案，第二材料层图案沿第一水平方向延伸。 在多个第二材料层图案和第一材料层上形成有沿第二水平方向延伸的多个硬掩模图案，其中第二水平方向与第一水平方向不同。 通过使用多个硬掩模图案和多个第二材料层图案作为蚀刻掩模蚀刻第一材料层来形成第一材料层图案。 通过使用第一材料层图案作为蚀刻掩模蚀刻目标层来形成具有多个孔的目标层图案。

公开(公告)号：US09054051B2

公开(公告)日：2015-06-09

申请号：US13473091

申请日：2012-05-16

申请人： Soo-yeon Jeong ,  In-ho Kim ,  Hyung-yong Kim ,  Myeong-cheol Kim

发明人： Soo-yeon Jeong ,  In-ho Kim ,  Hyung-yong Kim ,  Myeong-cheol Kim

IPC分类号： H01L21/311 ,  H01L27/102 ,  H01L49/02 ,  H01L45/00 ,  H01L27/24 ,  H01L21/768

CPC分类号： H01L21/31144 ,  H01L21/76816 ,  H01L21/76898 ,  H01L27/1021 ,  H01L27/2409 ,  H01L28/91 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1683

摘要： In a method of fabricating a semiconductor device, a target layer and a first material layer are sequentially formed on a substrate. A plurality of second material layer patterns are formed on the first material layer, the second material layer patterns extending in a first horizontal direction. A plurality of hardmask patterns extending in a second horizontal direction are formed on the plurality of second material layer patterns and the first material layer, wherein the second horizontal direction is different from the first horizontal direction. A first material layer pattern is formed by etching the first material layer using the plurality of hardmask patterns and the plurality of second material layer patterns as etch masks. A target layer pattern with a plurality of holes is formed by etching the target layer using the first material layer pattern as an etch mask.

摘要翻译： 在制造半导体器件的方法中，目标层和第一材料层依次形成在衬底上。 在第一材料层上形成多个第二材料层图案，第二材料层图案沿第一水平方向延伸。 在多个第二材料层图案和第一材料层上形成有沿第二水平方向延伸的多个硬掩模图案，其中第二水平方向与第一水平方向不同。 通过使用多个硬掩模图案和多个第二材料层图案作为蚀刻掩模蚀刻第一材料层来形成第一材料层图案。 通过使用第一材料层图案作为蚀刻掩模蚀刻目标层来形成具有多个孔的目标层图案。

公开(公告)号：US20130023118A1

公开(公告)日：2013-01-24

申请号：US13493321

申请日：2012-06-11

申请人： Soo-Yeon Jeong ,  Dong-Kwon Kim ,  Do-Hyoung Kim ,  Myeong-Cheol Kim

发明人： Soo-Yeon Jeong ,  Dong-Kwon Kim ,  Do-Hyoung Kim ,  Myeong-Cheol Kim

IPC分类号： H01L21/311 ,  H01L21/768

CPC分类号： H01L21/31144 ,  H01L21/76811 ,  H01L21/76816

摘要： There is provided a method for forming a pattern comprising, forming a first layer on an underlying layer including a substrate, forming a first mask pattern including a first opening pattern on the first layer, and forming a second mask pattern including a second opening pattern on the first mask pattern, wherein the second opening pattern includes a first region overlapping the first opening pattern and a second region not overlapping the first opening pattern, and etching is performed using the second mask pattern such that a third opening pattern corresponding to the first region and exposing an upper surface of the underlying layer is formed in the first layer, and a fourth opening pattern corresponding to the second region is formed in the first mask pattern.

摘要翻译： 提供了一种用于形成图案的方法，包括：在包括基底的下层上形成第一层，在第一层上形成包括第一开口图案的第一掩模图案，以及在第一层上形成包括第二开口图案的第二掩模图案 第一掩模图案，其中第二开口图案包括与第一开口图案重叠的第一区域和不与第一开口图案重叠的第二区域，并且使用第二掩模图案进行蚀刻，使得对应于第一开口图案的第一开口图案 并且在第一层中形成下面的层的上表面，并且在第一掩模图案中形成与第二区域对应的第四开口图案。