公开(公告)号：US06865725B2

公开(公告)日：2005-03-08

申请号：US10249639

申请日：2003-04-28

申请人： Carl E. Dickey ,  Donald L. Jordan ,  Raminderpal Singh ,  Sue E. Strang

发明人： Carl E. Dickey ,  Donald L. Jordan ,  Raminderpal Singh ,  Sue E. Strang

IPC分类号： G06F9/45 ,  G06F17/50

CPC分类号： G06F17/5045 ,  G06F17/5077

摘要： A method for designing integrated circuits comprising: partitioning interconnects of an integrated circuit design based on partition criteria to create sets of interconnect partitions; selecting at least one analysis method from a set of analysis methods to be performed on interconnects of each set of interconnect partitions; and performing each selected analysis method on interconnects of each corresponding interconnect partition.

摘要翻译： 一种用于设计集成电路的方法，包括：基于分区准则划分集成电路设计的互连以创建一组互连分区; 从在每组互连分区的互连上执行的一组分析方法中选择至少一种分析方法; 以及在每个对应的互连分区的互连上执行每个选择的分析方法。

公开(公告)号：US07134099B2

公开(公告)日：2006-11-07

申请号：US10605960

申请日：2003-11-10

申请人： David S. Collins ,  Donald L. Jordan ,  Sue E. Strang ,  Steven H. Voldman

发明人： David S. Collins ,  Donald L. Jordan ,  Sue E. Strang ,  Steven H. Voldman

IPC分类号： G06F17/50

CPC分类号： G06F17/5036

摘要： A computerized method and system for designing, verification and checking of the electrostatic discharge (ESD) protection circuits and their implementation in a integrated computer chip design where the computer chip comprises of electronic circuits designed in a parameterized cell design system, pads, interconnects and the ESD system uses a hierarchical system of parameterized cells (p-cells) which are constructed into higher level ESD networks. Lowest order p-cells pass user defined parameters to higher order p-cells to form an ESD protection circuit meeting design criteria. Ones of the p-cells are “grow-able” such that they can form repetition groups of the underlying p-cell element to accommodate the design parameters. Layout and circuit schematics are auto-generated with the user varying the number of elements in the circuit by adjusting the input parameters. The circuit topology automation allows for the customer to auto generate new ESD circuits and ESD power clamps without additional design work.

摘要翻译： 一种用于设计，验证和检查静电放电（ESD）保护电路的计算机化方法和系统及其在集成计算机芯片设计中的实现，其中计算机芯片包括在参数化单元设计系统，焊盘，互连和 ESD系统使用构建到更高级别ESD网络中的参数化单元（p-cell）的分层系统。 最低阶p单元将用户定义的参数传递到高阶p单元，以形成符合设计标准的ESD保护电路。 p细胞的一部分是“可生长的”，使得它们可以形成下面的p细胞元件的重复组以适应设计参数。 布局和电路原理图是通过用户通过调整输入参数来改变电路中的元件数量而自动生成的。 电路拓扑自动化允许客户自动生成新的ESD电路和ESD电源夹，而无需额外的设计工作。