公开(公告)号：US20140040527A1

公开(公告)日：2014-02-06

申请号：US14112386

申请日：2012-04-20

申请人： Balaji Kanigicherla ,  Dhanumjai Pasumarthy ,  Shabbir Haider ,  Naga Murali Medeme ,  Paulraj Kanakaraj ,  Tapan Vaidya

发明人： Balaji Kanigicherla ,  Dhanumjai Pasumarthy ,  Shabbir Haider ,  Naga Murali Medeme ,  Paulraj Kanakaraj ,  Tapan Vaidya

IPC分类号： G06F13/40

CPC分类号： G06F13/40 ,  G06F13/4022 ,  G06F2213/0026 ,  G06F2213/0058 ,  Y02D10/14 ,  Y02D10/151

摘要： In one implementation, an optimized multi-root input-output virtualization (MRIOV) aware switch configured to route data between multiple root complexes and I/O devices is described. The MRIOV aware switch may include two or more upstream ports and one or more downstream ports. Each of an upstream port and a downstream port may include a media access controller (MAC) configured to negotiate link width and link speed for exchange of data packets between the multiple root complexes and the I/O devices. Each of an upstream port and a downstream port may further include a clocking module configured to dynamically configure a clock rate of processing data packets based one or more negotiated link width and negotiated link speed, and a data link layer (DLL) coupled to the MAC configured to operate at the clock rate, wherein the clock rate is indicative of processing speed.

摘要翻译： 在一个实现中，描述了被配置为在多个根复合体和I / O设备之间路由数据的优化的多根输入 - 输出虚拟化（MRIOV）感知交换机。 MRIOV感知交换机可以包括两个或更多个上游端口和一个或多个下游端口。 上游端口和下游端口中的每一个可以包括被配置为协商链路宽度和链路速度以在多根复合体和I / O设备之间交换数据分组的媒体接入控制器（MAC）。 上游端口和下游端口中的每一个还可以包括配置为基于一个或多个协商的链路宽度和协商的链路速度来动态地配置处理数据分组的时钟速率的时钟模块，以及耦合到MAC的数据链路层（DLL） 被配置为以时钟速率工作，其中时钟速率表示处理速度。

公开(公告)号：US09430432B2

公开(公告)日：2016-08-30

申请号：US14112386

申请日：2012-04-20

申请人： Balaji Kanigicherla ,  Dhanumjai Pasumarthy ,  Shabbir Haider ,  Naga Murali Medeme ,  Paulraj Kanakaraj ,  Tapan Vaidya

发明人： Balaji Kanigicherla ,  Dhanumjai Pasumarthy ,  Shabbir Haider ,  Naga Murali Medeme ,  Paulraj Kanakaraj ,  Tapan Vaidya

IPC分类号： G06F3/00 ,  G06F5/00 ,  G06F13/40

CPC分类号： G06F13/40 ,  G06F13/4022 ,  G06F2213/0026 ,  G06F2213/0058 ,  Y02D10/14 ,  Y02D10/151

摘要： In one implementation, an optimized multi-root input-output virtualization (MRIOV) aware switch configured to route data between multiple root complexes and I/O devices is described. The MRIOV aware switch may include two or more upstream ports and one or more downstream ports. Each of an upstream port and a downstream port may include a media access controller (MAC) configured to negotiate link width and link speed for exchange of data packets between the multiple root complexes and the I/O devices. Each of an upstream port and a downstream port may further include a clocking module configured to dynamically configure a clock rate of processing data packets based one or more negotiated link width and negotiated link speed, and a data link layer (DLL) coupled to the MAC configured to operate at the clock rate, wherein the clock rate is indicative of processing speed.

摘要翻译： 在一个实现中，描述了被配置为在多个根复合体和I / O设备之间路由数据的优化的多根输入 - 输出虚拟化（MRIOV）感知交换机。 MRIOV感知交换机可以包括两个或更多个上游端口和一个或多个下游端口。 上游端口和下游端口中的每一个可以包括被配置为协商链路宽度和链路速度以在多根复合体和I / O设备之间交换数据分组的媒体接入控制器（MAC）。 上游端口和下游端口中的每一个还可以包括配置为基于一个或多个协商的链路宽度和协商的链路速度来动态地配置处理数据分组的时钟速率的时钟模块，以及耦合到MAC的数据链路层（DLL） 被配置为以时钟速率工作，其中时钟速率表示处理速度。

公开(公告)号：US20130151750A1

公开(公告)日：2013-06-13

申请号：US13817819

申请日：2011-08-19

申请人： Balaji Kanigicherla ,  Dhanumjai Pasumarthy ,  Shabbir Haider ,  Tapan Vaidya ,  Paulraj Kanakaraj ,  Naga Murali Medeme

发明人： Balaji Kanigicherla ,  Dhanumjai Pasumarthy ,  Shabbir Haider ,  Tapan Vaidya ,  Paulraj Kanakaraj ,  Naga Murali Medeme

IPC分类号： G06F13/40

CPC分类号： G06F13/4022 ,  G06F2213/0026 ,  G06F2213/0058

摘要： A system having a multi protocol multi-root aware (MP-MRA) switch (102) configured to route data between multiple host processors (104) and multiple I/O devices (106) is described herein. In said embodiment, the MP-MRIOV aware switch includes a switch routing module (108), at least one upstream adaptive module (110), and at least one downstream adaptive module (112). The upstream adaptive module (110) is configured to map information in a primary communication protocol to a intermediate communication protocol at which the switch routing module operates. Further, the downstream adaptive module (112) maps the intermediate communication protocol to a secondary communication protocol at which the I/O device (106) operates.

摘要翻译： 这里描述了具有被配置成在多个主处理器（104）和多个I / O设备（106）之间路由数据的多协议多根感知（MP-MRA）交换机（102）的系统。 在所述实施例中，MP-MRIOV感知交换机包括交换路由模块（108），至少一个上游自适应模块（110）和至少一个下游自适应模块（112）。 上游自适应模块（110）被配置为将主要通信协议中的信息映射到交换机路由模块操作的中间通信协议。 此外，下游自适应模块（112）将中间通信协议映射到I / O设备（106）操作的辅助通信协议。