公开(公告)号：US06952789B1

公开(公告)日：2005-10-04

申请号：US09951939

申请日：2001-09-12

申请人： Syed K. Azim ,  Venkat Yadavalli ,  Keven B. Hui

发明人： Syed K. Azim ,  Venkat Yadavalli ,  Keven B. Hui

IPC分类号： G06F13/42

CPC分类号： G06F13/423

摘要： A mechanism for synchronizing a multiple-circuit system, includes (a) selecting a master circuit from a plurality of circuits, the remaining circuits including at least one slave circuit, (b) receiving, at each of the plurality of circuits, input data and a local clock signal associated with the input data, (d) generating at least one control signal at the master circuit using the local clock signal of the master circuit, (e) outputting the control signal from the master circuit, (f) forwarding the control signal to the slave circuit(s), (g) looping back the control signal to the master circuit, (h) processing the input data at the slave circuit(s) using the forwarded control signal, (i) processing the input data at the master circuit using the looped-back control signal, and (j) outputting the processed data from each of the plurality of circuits.

摘要翻译： 一种用于同步多电路系统的机构，包括（a）从多个电路中选择主电路，其余电路包括至少一个从电路，（b）在多个电路中的每一个处接收输入数据和 与输入数据相关联的本地时钟信号，（d）使用主电路的本地时钟信号在主电路产生至少一个控制信号，（e）从主电路输出控制信号，（f） 控制信号到从电路，（g）将控制信号回送到主电路，（h）使用转发的控制信号处理来自从电路的输入数据，（i）处理输入数据 在所述主电路中使用所述环回控制信号，以及（j）从所述多个电路中的每一个输出所处理的数据。

公开(公告)号：US08073040B1

公开(公告)日：2011-12-06

申请号：US10923540

申请日：2004-08-20

申请人： Allen Chan ,  Faisal Dada ,  Karl Lu ,  Bryon Moyer ,  Venkat Yadavalli ,  Arye Ziklik

发明人： Allen Chan ,  Faisal Dada ,  Karl Lu ,  Bryon Moyer ,  Venkat Yadavalli ,  Arye Ziklik

IPC分类号： H04B1/38

CPC分类号： G06F13/4295 ,  G06F13/4072

摘要： A serial communications protocol is provided that has mandatory features such as an idle code feature and optional features such as an optional automatic lane polarity reversal feature and an optional automatic lane order reversal feature, an optional clock tolerance compensation feature, an optional flow control feature, and an optional retry-on-error feature. A user that desires to create a protocol-compliant integrated circuit design can either choose to include or to not include the optional features. Integrated circuits in which the optional features are implemented are able to perform the associated functions. Integrated circuits in which the optional features have not been implemented are not able to perform these functions, but can be fabricated using fewer circuit resources.

摘要翻译： 提供串行通信协议，其具有诸如空闲代码特征和可选特征的强制特征，例如可选的自动车道极性反转特征和可选的自动车道顺序反转特征，可选的时钟容限补偿特征，可选的流量控制特征， 和可选的重试错误功能。 希望创建符合协议的集成电路设计的用户可以选择包括或不包括可选功能。 实现可选功能的集成电路能够执行相关功能。 其中可选功能尚未实现的集成电路不能执行这些功能，但可以使用更少的电路资源来制造。

公开(公告)号：US07356756B1

公开(公告)日：2008-04-08

申请号：US10923376

申请日：2004-08-20

申请人： Allen Chan ,  Faisal Dada ,  Karl Lu ,  Bryon Moyer ,  Venkat Yadavalli ,  Arye Ziklik

发明人： Allen Chan ,  Faisal Dada ,  Karl Lu ,  Bryon Moyer ,  Venkat Yadavalli ,  Arye Ziklik

IPC分类号： H03M13/00

CPC分类号： H04L1/0083 ,  H03M13/356 ,  H04L2001/0098

摘要： Integrated circuits compliant with a serial communications protocol with optional and adjustable features are provided. Tools for designing such circuits are also provided. The protocol supports different data transmission modes such as streaming data and packetized data. A regular data port and priority data port may be provided so that priority data may be nested inside regular data during transmission. Various levels of data integrity protection may be provided. If no data integrity protection is desired, a user can opt to omit data integrity protection from a given integrated circuit design, thereby conserving resources. If data integrity protection is desired, the user can select from different available levels of data integrity protection. Data may be multiplexed using user-defined data channels.

摘要翻译： 提供符合可选和可调功能的串行通信协议的集成电路。 还提供了用于设计这种电路的工具。 该协议支持不同的数据传输模式，如流数据和分组数据。 可以提供常规数据端口和优先级数据端口，使得优先级数据可以在传输期间嵌套在常规数据内。 可以提供各种级别的数据完整性保护。 如果不需要数据完整性保护，用户可以选择从给定的集成电路设计中省略数据完整性保护，从而节省资源。 如果需要数据完整性保护，用户可以从不同的可用级别选择数据完整性保护。 可以使用用户定义的数据信道来复用数据。

公开(公告)号：US09042431B1

公开(公告)日：2015-05-26

申请号：US12391712

申请日：2009-02-24

申请人： Venkat Yadavalli ,  Sridhar Krishnamurthy ,  Gerardo Orlando ,  David Richardson King ,  Ken Clauss ,  Mark Krumpoch ,  Peter Markou

发明人： Venkat Yadavalli ,  Sridhar Krishnamurthy ,  Gerardo Orlando ,  David Richardson King ,  Ken Clauss ,  Mark Krumpoch ,  Peter Markou

IPC分类号： H04B1/38 ,  H04L1/24 ,  H04L1/00

CPC分类号： H04L1/243 ,  H04L1/0001

摘要： A transceiver with non-deterministic delay characteristics is analyzed and adjusted to provide a transceiver with deterministic delay characteristics. The transceiver may be implemented with a variety of device types to support high bandwidth operation over a wide range of frequencies. Deterministic behavior allows use of the transceiver in source synchronous interfaces. The transceiver may also be dynamically analyzed and adjusted during operation as operation frequency changes.

摘要翻译： 分析和调整具有非确定性延迟特性的收发器，以提供具有确定性延迟特性的收发器。 收发器可以用各种设备类型来实现，以支持在宽范围的频率上的高带宽操作。 确定性行为允许在源同步接口中使用收发器。 收发器在操作频率变化时也可以动态分析和调整。

公开(公告)号：US08161429B1

公开(公告)日：2012-04-17

申请号：US10923477

申请日：2004-08-20

申请人： Allen Chan ,  Faisal Dada ,  Karl Lu ,  Bryon Moyer ,  Samson Tan ,  Venkat Yadavalli ,  Arye Ziklik

发明人： Allen Chan ,  Faisal Dada ,  Karl Lu ,  Bryon Moyer ,  Samson Tan ,  Venkat Yadavalli ,  Arye Ziklik

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： A serial communications protocol is provided that has optional link initialization features such as an optional automatic lane polarity reversal feature and an optional automatic lane order reversal feature. A user that desires to create a protocol-compliant integrated circuit design can either choose to include or to not include the optional features. Integrated circuits in which the optional serial communications link features are implemented are able to perform the lane polarity reversal and lane order reversal functions. Integrated circuits in which the optional serial communications link features have not been implemented are not able to perform these functions, but can be fabricated using fewer circuit resources.

摘要翻译： 提供串行通信协议，其具有可选的链路初始化特征，例如可选的自动车道极性反转特征和可选的自动车道顺序反转特征。 希望创建符合协议的集成电路设计的用户可以选择包括或不包括可选功能。 实现可选串行通信链路特征的集成电路能够执行车道极性反转和车道顺序反转功能。 未实现可选串行通信链路特征的集成电路不能执行这些功能，而是可以使用更少的电路资源来制造。

公开(公告)号：US07719970B1

公开(公告)日：2010-05-18

申请号：US10923593

申请日：2004-08-20

申请人： Faisal Dada ,  Kari Lu ,  Bryon Moyer ,  Venkat Yadavalli ,  Arye Ziklik

发明人： Faisal Dada ,  Kari Lu ,  Bryon Moyer ,  Venkat Yadavalli ,  Arye Ziklik

IPC分类号： H04J3/14

CPC分类号： H04L12/4633

摘要： Integrated circuits compliant with a serial communications protocol with optional features are provided. The optional features include control plane features such as flow control, retry-on-error, clock tolerance compensation, and idle codes and include data path features such as streaming and packetized data modes, configurable data ports and user-defined data channel multiplexing. An integrated circuit compliant with the protocol can transmit streaming data with or without clock tolerance compensation codes. A priority data port can be used to implement retry-on-error functions while user-defined data channels carry user data. The data ports can be individually configured to perform different levels of cyclic redundancy checking. Logic design tools are used to create compliant circuits and systems.

摘要翻译： 提供符合可选功能的串行通信协议的集成电路。 可选功能包括控制平面功能，例如流控制，重试错误，时钟容差补偿和空闲代码，并包括数据路径功能，如流和分组数据模式，可配置数据端口和用户定义的数据通道复用。 符合协议的集成电路可以传输具有或不具有时钟容差补偿代码的流数据。 优先级数据端口可用于实现重试错误功能，而用户定义的数据通道携带用户数据。 数据端口可以单独配置为执行不同级别的循环冗余校验。 逻辑设计工具用于创建兼容的电路和系统。