利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

17 条记录 (耗时 0.016 秒)

    Wide-port context cache apparatus, systems, and methods
    1.
    发明授权
    Wide-port context cache apparatus, systems, and methods 有权
    宽端口上下文缓存设备，系统和方法

    公开(公告)号：US07376789B2

    公开(公告)日：2008-05-20

    申请号：US11171960

    申请日：2005-06-29

    申请人： William Halleck ,  Pak-lung Seto ,  Victor Lau

    发明人： William Halleck ,  Pak-lung Seto ,  Victor Lau

    IPC分类号： G06F12/00

    CPC分类号： G06F13/385 ,  G06F12/0875 ,  G06F12/0891 ,  G06F2212/303

    摘要： Apparatus, systems, methods, and articles may operate to restrict an order of processing of frames associated with a task context stored in at least one context cache memory location. The order of processing may be restricted by selectively locking the context for exclusive use by a selected lane in a multi-lane serial-attached small computer system interface (SAS) hardware protocol engine while the selected lane processes a selected one of the frames.

    摘要翻译： 设备，系统，方法和文章可以操作以限制与存储在至少一个上下文高速缓冲存储器位置中的任务上下文相关联的帧的处理顺序。 可以通过选择性地锁定在多通道串行连接的小型计算机系统接口（SAS）硬件协议引擎中的所选通道专用的上下文来处理处理的顺序，同时所选择的通道处理所选择的一个帧。

    DMA descriptor management mechanism
    2.
    发明授权
    DMA descriptor management mechanism 有权
    DMA描述符管理机制

    公开(公告)号：US07664889B2

    公开(公告)日：2010-02-16

    申请号：US11240177

    申请日：2005-09-29

    申请人： Kiran Vemula ,  Pak-Iung Seto ,  Victor Lau ,  William Halleck ,  Nai-Chih Chang

    发明人： Kiran Vemula ,  Pak-Iung Seto ,  Victor Lau ,  William Halleck ,  Nai-Chih Chang

    IPC分类号： G06F13/28 ,  G06F3/00

    CPC分类号： G06F13/28

    摘要： A storage device is disclosed. The storage device includes a storage controller. The storage controller includes a direct memory access (DMA) Descriptor Manager (DM) to generate DMA descriptors by monitoring user data and a data integrity field (DIF) transferred between a host memory and a local memory based upon a function being performed.

    摘要翻译： 公开了一种存储装置。 存储装置包括存储控制器。 存储控制器包括直接存储器访问（DMA）描述符管理器（DM），以通过监视用户数据和基于正在执行的功能在主机存储器和本地存储器之间传送的数据完整性字段（DIF）来生成DMA描述符。

    Task scheduling to devices with same connection address
    3.
    发明授权
    Task scheduling to devices with same connection address 有权
    任务调度到具有相同连接地址的设备

    公开(公告)号：US08135869B2

    公开(公告)日：2012-03-13

    申请号：US11172776

    申请日：2005-06-30

    申请人： Naichih Chang ,  Victor Lau ,  Pak-lung Seto ,  William Halleck

    发明人： Naichih Chang ,  Victor Lau ,  Pak-lung Seto ,  William Halleck

    IPC分类号： G06F15/16 ,  H04B1/56

    CPC分类号： G06F13/385

    摘要： Methods of scheduling tasks in computer systems architectures are disclosed. In one aspect, a method may include comparing a connection address of a first node with a connection address of a second node, determining that the connection address of the first node matches the connection address of the second node, and scheduling tasks to the first and second nodes based, at least in part, on the determination. Apparatus to implement task scheduling, and systems including the apparatus are also disclosed.

    摘要翻译： 公开了在计算机系统架构中调度任务的方法。 一方面，一种方法可以包括将第一节点的连接地址与第二节点的连接地址进行比较，确定第一节点的连接地址与第二节点的连接地址相匹配，并将任务调度到第一节点 第二节点至少部分地基于确定。 还公开了实现任务调度的装置和包括该装置的系统。

    Parallel processing of frame based data transfers
    4.
    发明授权
    Parallel processing of frame based data transfers 失效
    基于帧的数据传输的并行处理

    公开(公告)号：US07506080B2

    公开(公告)日：2009-03-17

    申请号：US11229100

    申请日：2005-09-16

    申请人： Victor Lau ,  Pak-lung Seto ,  Suresh Chemudupati ,  Naichih Chang ,  William Halleck

    发明人： Victor Lau ,  Pak-lung Seto ,  Suresh Chemudupati ,  Naichih Chang ,  William Halleck

    IPC分类号： G06F13/28 ,  G06F13/00 ,  H04L12/28 ,  H04L12/56

    CPC分类号： H04L49/901 ,  G06F13/28 ,  H04L49/90

    摘要： A frame based data transfer device includes a receive frame parser, a receive frame processor, and a DMA engine. The receive frame parser receives a frame, stores framing information from the frame in a receive header queue, and stores an information unit from the frame in an information unit buffer. The receive frame processor is coupled to the receive header queue. The receive frame processor reads a transport layer task context as determined by a tag field in the framing information, determines how to handle the frame from the transport layer task context and framing information, generates a DMA descriptor, and stores an updated transport layer task context. The DMA engine is coupled to the information unit buffer and receive frame processor. The DMA engine reads a DMA task context, transfers the information unit to a destination memory by processing the DMA descriptor, and stores an updated DMA task context.

    摘要翻译： 基于帧的数据传送设备包括接收帧解析器，接收帧处理器和DMA引擎。 接收帧解析器接收帧，从帧中的成帧信息存储在接收头队列中，并将来自帧的信息单元存储在信息单元缓冲器中。 接收帧处理器耦合到接收头部队列。 接收帧处理器读取由成帧信息中的标签字段确定的传输层任务上下文，确定如何处理来自传输层任务上下文和成帧信息的帧，生成DMA描述符，并存储更新的传输层任务上下文 。 DMA引擎耦合到信息单元缓冲器和接收帧处理器。 DMA引擎读取DMA任务上下文，通过处理DMA描述符将信息单元传送到目的地存储器，并存储更新的DMA任务上下文。

    DMA completion processing mechanism
    5.
    发明申请
    DMA completion processing mechanism 有权
    DMA完成处理机制

    公开(公告)号：US20070073921A1

    公开(公告)日：2007-03-29

    申请号：US11237455

    申请日：2005-09-27

    申请人： Kiran Vemula ,  Victor Lau ,  Pak-lung Seto ,  Nai-Chih Chang ,  William Halleck ,  Suresh Chemudupati

    发明人： Kiran Vemula ,  Victor Lau ,  Pak-lung Seto ,  Nai-Chih Chang ,  William Halleck ,  Suresh Chemudupati

    IPC分类号： G06F13/28

    CPC分类号： G06F13/28

    摘要： According to one embodiment, a storage device is disclosed. The storage device includes a port having one or more lanes and a direct memory access (DMA) Descriptor Manager (DM). The DM generates and tracks completion of descriptors. The DM includes a first completion lookup table to track one or more fields of an input/output (I/O) context received at a first lane.

    摘要翻译： 根据一个实施例，公开了一种存储装置。 存储设备包括具有一个或多个通道的端口和直接存储器访问（DMA）描述符管理器（DM）。 DM生成并跟踪描述符的完成。 DM包括用于跟踪在第一通道处接收的输入/输出（I / O）上下文的一个或多个字段的第一完成查找表。

    Task scheduling to devices with same connection address
    6.
    发明申请
    Task scheduling to devices with same connection address 有权
    任务调度到具有相同连接地址的设备

    公开(公告)号：US20070006235A1

    公开(公告)日：2007-01-04

    申请号：US11172776

    申请日：2005-06-30

    申请人： Naichih Chang ,  Victor Lau ,  Pak-lung Seto ,  William Halleck

    发明人： Naichih Chang ,  Victor Lau ,  Pak-lung Seto ,  William Halleck

    IPC分类号： G06F9/46

    CPC分类号： G06F13/385

    摘要： Methods of scheduling tasks in computer systems architectures are disclosed. In one aspect, a method may include comparing a connection address of a first node with a connection address of a second node, determining that the connection address of the first node matches the connection address of the second node, and scheduling tasks to the first and second nodes based, at least in part, on the determination. Apparatus to implement task scheduling, and systems including the apparatus are also disclosed.

    摘要翻译： 公开了在计算机系统架构中调度任务的方法。 一方面，一种方法可以包括将第一节点的连接地址与第二节点的连接地址进行比较，确定第一节点的连接地址与第二节点的连接地址相匹配，并将任务调度到第一节点 第二节点至少部分地基于确定。 还公开了实现任务调度的装置和包括该装置的系统。

    Task context direct indexing in a protocol engine
    10.
    发明授权
    Task context direct indexing in a protocol engine 失效
    任务上下文直接索引协议引擎

    公开(公告)号：US07676604B2

    公开(公告)日：2010-03-09

    申请号：US11285825

    申请日：2005-11-22

    申请人： William Halleck ,  Victor Lau ,  Pak-Lung Seto ,  Naichih (Neil) Chang

    发明人： William Halleck ,  Victor Lau ,  Pak-Lung Seto ,  Naichih (Neil) Chang

    IPC分类号： G06F3/00 ,  G06F15/16

    CPC分类号： G06F9/4843

    摘要： A method and apparatus for managing task context are provided. Upon initialization, a protocol engine provides context resources available for processing tasks to a task issuer. Based on available context resources, the task issuer creates and manages a free list of available task context indices and assigns an index to a task prior to storing task context in a context memory accessible to both the task issuer and the protocol engine and issuing the task to the protocol engine.

    摘要翻译： 提供了一种用于管理任务上下文的方法和装置。 在初始化时，协议引擎提供可用于向任务发行者处理任务的上下文资源。 基于可用的上下文资源，任务发起者创建和管理可用任务上下文索引的空闲列表，并且在将任务上下文存储在任务发布者和协议引擎可访问的上下文存储器中之前向任务分配索引并且发出任务 到协议引擎。