公开(公告)号：US5222110A

公开(公告)日：1993-06-22

申请号：US828931

申请日：1992-01-31

申请人： Otto Holzinger ,  Wolfgang Borst ,  Martin Klenk ,  Wolfgang Loewl ,  Erich Breuser ,  Thomas Goelzer ,  Otto Karl ,  Martin Streib ,  Mathias Lohse ,  Frieder Keller

发明人： Otto Holzinger ,  Wolfgang Borst ,  Martin Klenk ,  Wolfgang Loewl ,  Erich Breuser ,  Thomas Goelzer ,  Otto Karl ,  Martin Streib ,  Mathias Lohse ,  Frieder Keller

IPC分类号： F02D45/00 ,  F02P5/15 ,  G06F7/62 ,  G06F7/68

CPC分类号： G06F7/62 ,  G06F7/68

摘要： The electronic counter for counting a periodic clock signal generated at a preset clock frequency (f.sub.o) includes a clock circuit generating the periodic clock signal at the preset clock frequency (f.sub.o); an adjustable frequency divider (4) having an output (8), a first input (5) and a second input (7), the first input of the frequency divider (4) being connected to the clock circuit (6) so as to receive the periodic clock signal and the second input (7) of the frequency divider being connected to receive a cycle speed signal (n), the frequency divider (4) containing means to produce a pulsed output signal at a divider output frequency (c.sub.o); a tracking circuit (T) connected to the output (8) of the frequency divider (4) to receive the pulsed output signal at the divider output frequency (c.sub.o) and having a correction signal input for receiving a positive or negative correction signal (KS), the tracking circuit (T) acting to add a number of additional pulses to the pulsed output signal received thereby when the correcting signal is positive and suppressing a number of the pulses of the pulsed output signal from the frequency divider when the correcting signal is negative; and a counting circuit (14) having an output and connected to the tracking circuit (T) to count the pulses received from the tracking circuit and to generate a counter reading (z.sub.s). The divider output frequency (c.sub.o) is substantially equal to the clock frequency (f.sub.o) divided by a factor (T) equal to a constant (K) depending on the frequency divider (4) and the cycle speed signal (n).

摘要翻译： PCT No.PCT / DE90 / 00524 Sec。 371日期：1992年1月31日 102（e）日期1992年1月31日PCT提交1990年7月12日PCT公布。 出版物WO91 / 03015 日期：1991年3月7日。用于计数以预设时钟频率（fo）产生的周期性时钟信号的电子计数器包括以预设时钟频率（fo）产生周期性时钟信号的时钟电路。 具有输出（8），第一输入（5）和第二输入（7）的可调分频器（4），分频器（4）的第一输入端连接到时钟电路（6），以便 接收所述周期时钟信号，并且所述分频器的第二输入端（7）被连接以接收周期速度信号（n），所述分频器（4）包含用于以分频器输出频率（co）产生脉冲输出信号的装置， ; 连接到分频器（4）的输出（8）的跟踪电路（T），以分频器输出频率（co）接收脉冲输出信号，并具有用于接收正或负校正信号（KS ），当校正信号为正时，跟踪电路（T）用于向其接收的脉冲输出信号增加多个附加脉冲，并且当校正信号为正时时，抑制来自分频器的脉冲输出信号的脉冲数 负; 以及具有输出并连接到跟踪电路（T）的计数电路（14）以对从跟踪电路接收的脉冲进行计数并产生计数器读数（zs）。 分频器输出频率（co）基于分频器（4）和周期速度信号（n）基本上等于时钟频率（fo）除以等于常数（K）的因子（T）。