公开(公告)号：US20110068340A1

公开(公告)日：2011-03-24

申请号：US12652379

申请日：2010-01-05

申请人： Dong-Hoon Lee ,  Do-Hyun Kim ,  Chang-Oh Jeong ,  O-Sung Seo ,  Xin-Xing Li

发明人： Dong-Hoon Lee ,  Do-Hyun Kim ,  Chang-Oh Jeong ,  O-Sung Seo ,  Xin-Xing Li

IPC分类号： H01L33/00 ,  H01L21/336

CPC分类号： H01L27/124 ,  H01L29/78618

摘要： A thin film transistor array panel includes an insulating substrate. A gate line is formed on the insulating substrate and has a gate electrode. A gate insulating layer is formed on the gate line. A semiconductor layer is formed on the gate insulating layer and overlaps the gate electrode. Diffusion barriers are formed on the semiconductor layer and contain nitrogen. A data line crosses the gate line and has a source electrode partially contacting the diffusion barriers and a drain electrode partially contacting the diffusion barriers and facing the source electrode. The drain electrode is on the gate electrode. A pixel electrode is electrically connected to the drain electrode.

摘要翻译： 薄膜晶体管阵列面板包括绝缘基板。 在绝缘基板上形成栅极线，并具有栅电极。 在栅极线上形成栅极绝缘层。 半导体层形成在栅极绝缘层上并与栅电极重叠。 在半导体层上形成扩散阻挡层并含有氮。 数据线与栅极线交叉，并且具有部分地接触扩散阻挡层的源电极和部分地接触扩散阻挡层并面向源电极的漏电极。 漏电极在栅电极上。 像素电极电连接到漏电极。

公开(公告)号：US08198657B2

公开(公告)日：2012-06-12

申请号：US12652379

申请日：2010-01-05

申请人： Dong-Hoon Lee ,  Do-Hyun Kim ,  Chang-Oh Jeong ,  O-Sung Seo ,  Xin-Xing Li

发明人： Dong-Hoon Lee ,  Do-Hyun Kim ,  Chang-Oh Jeong ,  O-Sung Seo ,  Xin-Xing Li

IPC分类号： H01L23/52 ,  H01L21/82

CPC分类号： H01L27/124 ,  H01L29/78618

摘要： A thin film transistor array panel includes an insulating substrate. A gate line is formed on the insulating substrate and has a gate electrode. A gate insulating layer is formed on the gate line. A semiconductor layer is formed on the gate insulating layer and overlaps the gate electrode. Diffusion barriers are formed on the semiconductor layer and contain nitrogen. A data line crosses the gate line and has a source electrode partially contacting the diffusion barriers and a drain electrode partially contacting the diffusion barriers and facing the source electrode. The drain electrode is on the gate electrode. A pixel electrode is electrically connected to the drain electrode.

摘要翻译： 薄膜晶体管阵列面板包括绝缘基板。 在绝缘基板上形成栅极线，并具有栅电极。 在栅极线上形成栅绝缘层。 半导体层形成在栅极绝缘层上并与栅电极重叠。 在半导体层上形成扩散阻挡层并含有氮。 数据线与栅极线交叉，并且具有部分地接触扩散阻挡层的源电极和部分地接触扩散阻挡层并面向源电极的漏电极。 漏电极在栅电极上。 像素电极电连接到漏电极。

公开(公告)号：US09196746B2

公开(公告)日：2015-11-24

申请号：US13487409

申请日：2012-06-04

申请人： Hong-Long Ning ,  Byeong-Beom Kim ,  Chang-Oh Jeong ,  Sang-Won Shin ,  Hyeong-Suk Yoo ,  Xin-Xing Li ,  Joon-Yong Park ,  Hyun-Ju Kang ,  Su-Kyoung Yang ,  Kyung-Seop Kim

发明人： Hong-Long Ning ,  Byeong-Beom Kim ,  Chang-Oh Jeong ,  Sang-Won Shin ,  Hyeong-Suk Yoo ,  Xin-Xing Li ,  Joon-Yong Park ,  Hyun-Ju Kang ,  Su-Kyoung Yang ,  Kyung-Seop Kim

IPC分类号： H01L29/10 ,  H01L29/786

CPC分类号： H01L29/78693 ,  H01L29/7869 ,  H01L29/78696

摘要： A thin film transistor includes a gate electrode on a substrate, a main active layer in electrical connection with the gate electrode and including an exposed channel portion, a source electrode in electrical connection with the main active layer, a drain electrode which is spaced apart from the source electrode and in electrical connection with the main active layer, and a sub active layer in electrical connection to the main active layer.

摘要翻译： 薄膜晶体管包括在基板上的栅电极，与栅电极电连接并包括暴露的沟道部分的主有源层，与主有源层电连接的源电极，与主有源层电连接的漏电极， 源电极并与主有源层电连接，以及与主活性层电连接的子有源层。

公开(公告)号：US20120286272A1

公开(公告)日：2012-11-15

申请号：US13487409

申请日：2012-06-04

申请人： Hong-Long NING ,  Byeong-Beom KIM ,  Chang-Oh JEONG ,  Sang-Won SHIN ,  Hyeong-Suk YOO ,  Xin-Xing LI ,  Joon-Yong PARK ,  Hyun-Ju KANG ,  Su-Kyoung YANG ,  Kyung-Seop KIM

发明人： Hong-Long NING ,  Byeong-Beom KIM ,  Chang-Oh JEONG ,  Sang-Won SHIN ,  Hyeong-Suk YOO ,  Xin-Xing LI ,  Joon-Yong PARK ,  Hyun-Ju KANG ,  Su-Kyoung YANG ,  Kyung-Seop KIM

IPC分类号： H01L29/786 ,  H01L33/08

CPC分类号： H01L29/78693 ,  H01L29/7869 ,  H01L29/78696

摘要： A thin film transistor includes a gate electrode on a substrate, a main active layer in electrical connection with the gate electrode and including an exposed channel portion, a source electrode in electrical connection with the main active layer, a drain electrode which is spaced apart from the source electrode and in electrical connection with the main active layer, and a sub active layer in electrical connection to the main active layer.

摘要翻译： 薄膜晶体管包括在基板上的栅电极，与栅电极电连接并包括暴露的沟道部分的主有源层，与主有源层电连接的源电极，与主有源层电连接的漏电极， 源电极并与主有源层电连接，以及与主活性层电连接的子有源层。