公开(公告)号：US08145882B1

公开(公告)日：2012-03-27

申请号：US11442696

申请日：2006-05-25

申请人： Karagada Ramarao Kishore ,  Gideon Intrater ,  Xing Xu Jiang ,  Maria Ukanwa

发明人： Karagada Ramarao Kishore ,  Gideon Intrater ,  Xing Xu Jiang ,  Maria Ukanwa

IPC分类号： G06F15/16

CPC分类号： G06F15/78 ,  G06F9/30181 ,  G06F15/16

摘要： A system implemented in hardware includes a main processing core decoding instructions for out of order execution. The instructions include template based user defined instructions. A user execution block executes the template based user defined instructions. An interface is positioned between the main processing core and the user execution block. A computer readable medium includes executable instructions to describe a processing core supporting execution of a proprietary instruction set and decoding of customized instructions that adhere to a specified pattern. The specified pattern includes a source, a destination and a latency period. A user execution block is connected to the processing core to execute the customized instructions.

摘要翻译： 在硬件中实现的系统包括用于无序执行的主处理核心解码指令。 说明包括基于模板的用户定义的指令。 用户执行块执行基于模板的用户定义的指令。 接口位于主处理核心和用户执行块之间。 计算机可读介质包括可执行指令，用于描述支持专有指令集的执行的处理核心以及遵循指定模式的定制指令的解码。 指定的模式包括源，目的地和等待时间。 用户执行块连接到处理核心以执行定制指令。