公开(公告)号：US5699076A

公开(公告)日：1997-12-16

申请号：US327643

申请日：1994-10-24

申请人： Yuichi Tomiyasu

发明人： Yuichi Tomiyasu

IPC分类号： G02F1/133 ,  G09G3/20 ,  G09G3/36

CPC分类号： G09G3/3644

摘要： During a vertical blank period, in order to prevent generation of noise lines, a display controller outputs the same video data FVD as that of a display final line as dummy data of a vertical blank period start line, and outputs, in advance, video data to be displayed on a display start line in the next frame cycle as dummy data of a vertical blank period final line. The display controller also output a shift clock together with these dummy data. As a result, both upon a change from the display period to the vertical blank period and upon a change from the vertical blank period to the display period, a video data value difference can be eliminated, and generation of noise lines can be prevented.

摘要翻译： 在垂直空白期间，为了防止噪声线的产生，显示控制器输出与垂直空白期间起始行的虚拟数据相同的视频数据FVD作为显示最后一行的虚拟数据，并且预先输出视频数据 以下一帧周期的显示起始行显示为垂直空白期间最后一行的虚拟数据。 显示控制器还与这些虚拟数据一起输出移位时钟。 结果，在从显示周期到垂直空白时段的改变以及从垂直空白时段到显示周期的变化之间，可以消除视频数据值差异，并且可以防止噪声线的产生。

公开(公告)号：US6134187A

公开(公告)日：2000-10-17

申请号：US937806

申请日：1997-09-25

申请人： Yuichi Tomiyasu

发明人： Yuichi Tomiyasu

IPC分类号： G06F1/00 ,  G04G11/00 ,  G04G99/00 ,  G06F1/14 ,  G04B19/24 ,  G04B23/02 ,  G04F1/00

CPC分类号： G04G99/006 ,  G04G11/00

摘要： A register group (REG) is constructed by a register for calendar data of year, month, date, hour, minute and second, a data register constructed by an empty area, for storing alarm time of month, date, hour, minute and second, and a register for controlling generation of various interrupts. A comparator compares calendar information of month, date, hour, minute and second of the present time with month, date, hour, minute and second of set alarm time and an interrupt is generated when the compared values coincide with each other.

摘要翻译： 寄存器组（REG）由年，月，日，时，分，秒的日历数据的寄存器构成，由空区域构成的数据寄存器，用于存储月份的警报时间，日期，小时，分钟和秒 ，以及用于控制各种中断的产生的寄存器。 比较器将当前时间的月份，日期，时间，分钟和秒的日历信息与设定的闹钟时间的月，日，小时，分钟和秒进行比较，并且当比较的值彼此一致时产生中断。

公开(公告)号：US07174397B2

公开(公告)日：2007-02-06

申请号：US10785996

申请日：2004-02-26

申请人： Yuichi Tomiyasu

发明人： Yuichi Tomiyasu

IPC分类号： G06F13/12

CPC分类号： G06F3/14 ,  G09G2340/125

摘要： An information processing apparatus includes a first system and a second system. The first system includes a CPU capable of executing an operating system, a first display controller that causes a display device to display data, a peripheral device having an interface and being capable of outputting image data via the interface, and a first controller that executes communication with the peripheral device via the interface and receives the image data output from the peripheral device. The second system includes a second controller that executes communication with the peripheral device via the interface and receives the image data output from the peripheral device, a second display controller that causes the display device to display the image data, which is received by the second controller, and a switch device that switches a destination of connection of the interface of the peripheral device from the first controller to the second controller.

摘要翻译： 信息处理装置包括第一系统和第二系统。 第一系统包括能够执行操作系统的CPU，使显示设备显示数据的第一显示控制器，具有接口并能够经由接口输出图像数据的外围设备，以及执行通信的第一控制器 通过接口与外围设备接收并接收从外围设备输出的图像数据。 第二系统包括第二控制器，其经由接口执行与外围设备的通信，并接收从外围设备输出的图像数据;第二显示控制器，其使得显示设备显示由第二控制器接收的图像数据 以及切换装置，其将外围设备的接口的连接的目的地从第一控制器切换到第二控制器。

公开(公告)号：US5473341A

公开(公告)日：1995-12-05

申请号：US252042

申请日：1994-05-25

申请人： Yuichi Tomiyasu

发明人： Yuichi Tomiyasu

IPC分类号： G09G5/40 ,  G09G1/00

CPC分类号： G09G5/40

摘要： When a display control apparatus displays an 8-bit graphics data item and a 4-bit text data item, superimposed upon each other, on a display device which has pixels each having two dots it outputs, for one of the two dots an 8-bit text data item obtained by combining the 4-bit text data item with a 4-bit fixed data item, and outputs the 8-bit graphics data item for the other of the two dots. The display control apparatus has a multiplexer for outputting in order the upper 4 bits and lower 4 bits of the 8-bit graphics data item, each time a time period for displaying one dot elapses, a delaying circuit connected to the multiplexer, for generating delayed data items FG1 and FG2 by delaying the output GX of the multiplexer by a time period for displaying one dot and by a time period for displaying two dots, respectively, and a selection/output circuit. The selection/output circuit outputs the 8-bit text data for a first one of the two dots, and outputting, for a second one of the two dots, a data item obtained by combining the data items FG2 and FG1. Or, the selection/output circuit outputs, for the first dot, a data item obtained by combining the data items FG1 and GX, and outputs the 8-bit text data item for the second dot.

摘要翻译： 当显示控制装置在具有每个具有两个点的像素的显示装置上显示8位图形数据项和4比特文本数据项时，相互叠加，对于两个点之一， 通过将4位文本数据项与4位固定数据项组合而获得的位文本数据项，并输出两个点中另一个的8位图形数据项。 显示控制装置具有多路复用器，用于每次通过用于显示一个点的时间段，顺序输出8位图形数据项的高4位和低4位，连接到多路复用器的延迟电路，用于产生延迟的 数据项FG1和FG2，通过将多路复用器的输出GX分别延迟显示一个点的时间段和用于显示两个点的时间段以及选择/输出电路。 选择/输出电路输出两个点中的第一个的8位文本数据，并且对于两个点中的第二个点输出通过组合数据项FG2和FG1获得的数据项。 或者，选择/输出电路针对第一个点输出通过组合数据项FG1和GX获得的数据项，并输出第二个点的8位文本数据项。

公开(公告)号：US5712651A

公开(公告)日：1998-01-27

申请号：US500083

申请日：1995-07-10

申请人： Yuichi Tomiyasu

发明人： Yuichi Tomiyasu

IPC分类号： G02F1/133 ,  G06F3/147 ,  G09G3/20 ,  G09G3/36 ,  G09G5/395

CPC分类号： G09G5/395 ,  G06F3/1475 ,  G09G2360/04 ,  G09G3/2011 ,  G09G3/2051 ,  G09G3/2055

摘要： When a full-color display is to be performed, the upper 4-bit data of each of R, G, and B video data each having an 8-bit width is used as video data of a TFT type LCD in which a full-color display is to be performed, and the lower 4-bit data is supplied to a frame rate controller (36) arranged to control an STN type LCD. For this reason, 16 gray scale levels expressed by the upper 4-bit data are combined to 16 gray scale levels expressed by the frame rate controller (36), and each of R, G, and B video data can be emulatively expressed on the 16-gray-scale TFT type LCD in 256 gray scale levels. When the frame rate controller (36) is used for a full-color emulation, the full-color display can be realized without increasing the number of circuits.

摘要翻译： 当要执行全色显示时，将每个具有8位宽度的R，G和B视频数据中的每一个的高4位数据用作TFT型LCD的视频数据，其中， 要执行彩色显示，并且将较低的4位数据提供给布置成控制STN型LCD的帧速率控制器（36）。 为此，将由高4位数据表示的16个灰度级组合到由帧速率控制器（36）表示的16个灰度级，并且R，G和B视频数据中的每一个可以在 16灰度TFT型液晶显示屏，256灰度级。 当帧速率控制器（36）用于全色仿真时，可以在不增加电路数的情况下实现全色显示。

公开(公告)号：US5491496A

公开(公告)日：1996-02-13

申请号：US237711

申请日：1994-05-02

申请人： Yuichi Tomiyasu

发明人： Yuichi Tomiyasu

IPC分类号： G09G5/00 ,  G06F3/147 ,  G09G5/02 ,  G09G5/06 ,  G09G3/02

CPC分类号： G09G5/028 ,  G06F3/1475 ,  G09G2320/0276 ,  G09G5/06

摘要： In the interlocking mode, the color of the color data is converted into a brightness value by a brightness converting circuit in accordance with the value of each of R, G, B of the color data written into each color register of RAMDAC. Gradation data to be written into each register of the flat palette table is formed from the brightness value. In the non-interlocking mode, an optional gradation data irrelevant to the color data of the RAMDAC is written into each register of the flat palette table. By the switching between interlocking and non-interlocking modes, selection can be made between the monochrome gradation display which faithfully reproduces the color display screen of a CRT display and the monochrome display of an optional gradation irrelevant to the color display screen.

摘要翻译： 在互锁模式中，根据写入RAMDAC的每个颜色寄存器的颜色数据的R，G，B中的每一个的值，通过亮度转换电路将颜色数据的颜色转换成亮度值。 由亮度值形成要写入平面调色板表的每个寄存器的灰度数据。 在非互锁模式中，将与RAMDAC的颜色数据无关的任意灰度数据写入平面调色板表的每个寄存器。 通过互锁模式和非互锁模式之间的切换，可以选择忠实地再现CRT显示器的彩色显示屏幕的单色灰度显示器和与彩色显示屏幕无关的任意灰度的单色显示。

公开(公告)号：US5138305A

公开(公告)日：1992-08-11

申请号：US329707

申请日：1989-03-28

申请人： Yuichi Tomiyasu

发明人： Yuichi Tomiyasu

IPC分类号： G06F3/153 ,  G06F3/147 ,  G09G5/00

CPC分类号： G06F3/1475 ,  G09G2360/04

摘要： A CRT display unit and a flat panel type display unit are switched for use in a computer system. Both the CRT display unit and the flat panel type display unit display an image stored in an image memory in accordance with display parameters set in an I/O register. A parameter memory stores a set of display parameters for each of display modes of the CRT display unit and the flat display unit. When switching between the display units is requested via a keyboard, transfer control means transfers display parameters for the newly designated display unit from the parameter memory to the I/O register. A display circuit causes the newly designated display unit to display an image in accordance with the display parameters stored in the I/O register and the image data.

摘要翻译： 切换CRT显示单元和平板型显示单元以用于计算机系统。 CRT显示单元和平板型显示单元都根据设置在I / O寄存器中的显示参数显示存储在图像存储器中的图像。 参数存储器存储CRT显示单元和平板显示单元的每个显示模式的一组显示参数。 当通过键盘请求显示单元之间切换时，传送控制装置将新指定的显示单元的显示参数从参数存储器传送到I / O寄存器。 显示电路使新指定的显示单元根据存储在I / O寄存器中的显示参数和图像数据显示图像。